JP3302499B2 - 2重系装置 - Google Patents

2重系装置

Info

Publication number
JP3302499B2
JP3302499B2 JP08908994A JP8908994A JP3302499B2 JP 3302499 B2 JP3302499 B2 JP 3302499B2 JP 08908994 A JP08908994 A JP 08908994A JP 8908994 A JP8908994 A JP 8908994A JP 3302499 B2 JP3302499 B2 JP 3302499B2
Authority
JP
Japan
Prior art keywords
input
output
failure
slave
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08908994A
Other languages
English (en)
Other versions
JPH07277191A (ja
Inventor
正利 梅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP08908994A priority Critical patent/JP3302499B2/ja
Publication of JPH07277191A publication Critical patent/JPH07277191A/ja
Application granted granted Critical
Publication of JP3302499B2 publication Critical patent/JP3302499B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、装置の信頼性を高める
ために設けられる、例えば電子連動装置等の2重系装置
に関する。
【0002】
【従来の技術】従来から列車制御の分野では、装置の信
頼性を高めるために、装置を2重系にすることが一般的
に行われている。
【0003】従来の2重系の信号保安装置について説明
すると、主系装置(以下、主系という)と従系装置(以
下、従系という)は、完全独立状態に設けられていて、
各系ともデータ入力及び論理判断は独自に並行して行う
が、出力は切替器(例えばリレー)を介して他装置に接
続されているため、他装置、例えば信号機に対しては、
主系のみの出力によって制御するように構成されてい
る。
【0004】主系の論理判断結果は、系間インターフェ
ースを介して従系に送られて従系の論理判断結果との一
致が図られ、従系は待機状態に保たれる。また、従系は
出力が他装置と切替器によって切離されているため、出
力処理又は出力回路の診断は行われていない。そして、
主系側に故障が発生したときは、従系が主系に代って他
装置を制御するように構成されている。
【0005】以上のように、従来の2重系装置は、主系
と従系との間で同期化処理を必要とすることがないの
で、構成が簡単であるという特長を有している。
【0006】しかしながら、上記従来の2重系装置は、
各系が完全独立であるため、信頼性が損なわれることが
あった。
【0007】例えば、最初に主系の入力ボードが故障し
て従系に切替わった後、その従系の出力ボードが故障し
た場合、2系全体で見たときは、正常な出力ボード(主
系側)と正常な入力ボード(従系側)があるにもかかわ
らず、装置が全停止になってしまい、信頼性の低下を来
たしてしまう結果となる。
【0008】また、使用系が主系から従系へ、又は従系
から主系へと切替わるときは、他装置への出力は切替リ
レーを介して行われることや、従系はそれまで出力処理
を行っていないことから、他装置への出力が瞬間的に遮
断されるという欠点があった。また、従系は出力処理を
行っているが、出力回路の診断を行っていない場合、早
期に出力回路の故障を顕在化できないという問題があっ
た。
【0009】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、2重系装置を
全体的に監視し、2つの系の別な箇所が故障した場合、
2つの系が互いの系の故障箇所を補完しながら、可能な
限り動作を継続することができるようにして信頼性を高
めるとともに、他装置への出力の瞬間遮断のない2重系
装置を提供することにある。
【0010】
【課題を解決するための手段】本発明に係る2重系装置
は、上記目的を達成するために、主系及び従系にそれぞ
れ共通の所定のプログラムで動作するマイクロプロセッ
サユニット(以下、MPUという)を備えた2重系装置
において、前記各系のMPUの動作の同期化を行う同期
化手段と、記各系のシステムバス間に設けられ、その
各系間のデータの授受を行う系間インターフェース手段
と、記各系のシステムバスにそれぞれ接続されて同一
のデータを入力する入力手段と、記各系のシステムバ
スにそれぞれ接続され、かつ出力側が他装置とワイヤー
ドオアに接続された出力手段とを有している。
【0011】また、前記各系のMPU、前記入力手段及
前記出力手段はそれぞれ自己診断機能を有するととも
に、故障が発生したときに故障の程度を判定する機能を
有し、いずれかの入力手段又は出力手段に故障が発生し
たときに故障レベルの低い方の入力手段又は出力手段の
接続されている方を主系に切替える切替手段を有するこ
とを特徴としている。
【0012】さらに、主系は、その主系の入力手段の入
力データを従系に送出し、その従系の入力手段はその送
出されてきた入力データと自己の入力データとに不一致
が生じたときに、その送出されてきた入力データに一致
させる入力データ一致手段を有することを特徴としてい
る。
【0013】
【作用】上記構成において、両MPUは、同期化手段に
より同期化が図られている。そして、他装置は両出力手
段とワイアードオア結合されて制御される。つまり、他
装置は、両系を一つの系として制御される。
【0014】また、切替手段は、いずれかの入力手段又
は出力手段に故障が発生したときに、故障レベルの低い
方の入力手段又は出力手段の接続されている方を主系に
切替える。
【0015】そして、入力データ一致手段は、主系の入
力手段の入力データを従系に送出し、その従系の入力手
段はその送出されてきた入力データと自己の入力データ
とに不一致が生じたときに、その送出されてきた入力デ
ータに一致させる。
【0016】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は、他装置Aを鉄道用の信号機とし、これを
駆動制御するための一実施例装置の概略構成を示すブロ
ック図であって、入力信号として軌道回路(図示せず)
の軌道リレーTRの接点信号が用いられ、また、他装置
Aを駆動するための出力ラインには、後述の正常リレー
Ra,Rbが各系a,bの異常をそれぞれ検知したとき
の、自系を切離すための切離リレーCRa,CRbの接
点信号が設けられている。
【0017】主系a及び従系bは、それぞれシステムバ
スBa,Bbに複数のCPUを含んで構成されているM
PUボードMa,Mb、入力ボードEa,Eb及び出力
ボードOa,Obを接続して構成されている。そして、
両システムバスBa,Bbは系間インターフェースボー
ドia,ibで接続されていて、互いにデータ授受が行
われるように構成されている。上記各MPUボードM
a,Mbは、各MPUボードMa,Mbが正常動作時に
出力する正常リレーRa,Rbをそれぞれ接続してい
る。
【0018】図1中、a′,b′は、両MPUボードM
a,Mbを接続する信号線であって、両MPUの同期化
を図るための後述するステータス信号を送受信する際に
用いられる。
【0019】なお、本発明では、主系,従系の表現を用
いているが、本発明の各系は従来の2重系のように主従
の関係はなく、後述するように、他装置を各系が同列で
制御するようにしている。したがって、本発明における
主系,従系は、同期化においてズレが大きくなった場
合、どちらの系に合わせるか又はクリティカルタイミン
グで発生する入力データの不一致に対し、一方の系に合
わせるための主従関係である。また、説明の都合上、以
下、主系又は従系の表現をa系又はb系のように表現す
ることもある。
【0020】図1中には、入,出力ボードEa,Eb、
Oa,Obは各システムバスBa,Bbにそれぞれ1個
しか接続されていないが、これは図面を簡略化するため
であって、各ボードは複数個接続されていてもよいこと
はもちろんで、さらに入出力ボードが接続されていても
よい。
【0021】図2は、各MPUボードMa,Mbの詳細
ブロック図であって、両ボードMa,Mbは、それぞれ
水晶発振子から構成される基本クロック1a,1bで駆
動されるMPU2a,2bを有している。なお、各MP
U2a,2bは、図示しないインターフェースを介して
各システムバスBa,Bbにそれぞれ接続されている。
【0022】各MPUボードMa,Mbは、それぞれ所
定の一定時間毎に所定時間のステータス信号を発生させ
る定周期タイマ3a,3bと、そのステータス信号を他
系へ出力するための出力バッファ6a,6b及び他系か
らステータス信号を入力するための入力バッファ7a,
7bと、定周期タイマ3a,3bを監視するための基本
クロック4a′,4b′をそれぞれ有する監視タイマ4
a,4bとを有している。なお、上記ステータス信号は
デュティ50%の信号で、その立ち上がり変化時、MP
UボードMa,Mbに定周期タイマ割込を発生させるよ
うに構成されている。
【0023】各MPUボードMa,Mbにそれぞれ設け
られたカウンタ5a,5bは、自系(ここでは主系aを
自系としている。なお、以後の()は従系bを自系とし
たときを示している。)の定周期タイマ3a(3b)の
出力信号(ステータス信号(図2の()参照))
と、他系の定周期タイマ3b(3a)の出力信号(ステ
ータス信号(図2の()参照))を出力バッファ6
b(6a)を介して入力とするアンド回路8a(8b)
の出力信号とで駆動されるように構成されている。ま
た、各カウンタ5a,5bは、自系のMPU2a(2
b)からカウント値の書込み又は読出しができるように
構成されている。
【0024】次に、図3のフローチャート及び図4のタ
イムチャートを用いて同期化制御動作について説明す
る。
【0025】今、図示しない2重系装置の電源がONさ
れ、入,出力・内部補助リレー等がクリアされ、また全
タイマがプリセットされるなどの所定のイニシャル処理
がなされて、2重系が立ち上げられて稼動しているもの
とする(図3のステップ100。以下、ステップをSと
する。)。この稼動に際して、従系bは、主系aのステ
ータス信号のL(ロー)からH(ハイ)に変化したこと
を以て、主系aは、自系が主系に選択されたことを以
て、定周期タイマ3a,3b、監視タイマ4a,4b、
カウンタ5a,5bが設定される(図3のS102、S
104、S106。図4の(イ)参照。)。したがっ
て、この時点においては、両系a,bは完全期が図ら
れている。
【0026】運転を継続していると、両系a,bの基本
クロック1a,1bの誤差から、各系a,bの定周期タ
イマ3a,3bからのステータス信号の同期状態にズレ
が生じてくる。例えば、基本クロック1a,1bが10
MHzの場合、通常、100Hz程度の誤差があるの
で、上述のズレが発生する。なお、このズレは数100
μs程度であれば装置運転上問題がないので許容される
(図4のt0 参照)。
【0027】このズレが大きくなると、系a,bの同期
状態が失われるので、このズレが例えば100μs以上
になったときに、従系bの定周期タイマ3b及び監視タ
イマ4bを主系aの定周期タイマ3a及び監視タイマ4
aに一致させる同期化処理が行われる。
【0028】以下、この同期化処理について説明する。
【0029】2重系a,bが運転を継続しているとき、
従系bのカウンタ5bは、自系(従系b)の定周期タイ
マ3bからのステータス信号(図2の参照)と他系
(主系a)からのステータス信号(図2の参照)が共
にHのときカウントを行う。したがって、2つの系のス
テータス信号が完全に一致しているとき、カウント値N
は、N=1/2×T(T:1周期の時間)となる。ま
た、2つのステータス信号にズレが生じた場合、カウン
ト値Nは、N=1/2×(T−t1 )(t1 :ズレの時
間)となる。ここで2つのステータス信号のズレの許容
時間をt0 とすれば、今、カウント値Nが、N=1/2
×(T−t1 )≧(1/2)×T−t0 なら、ズレが許
容時間内であるため、従系は自系の定周期タイマ3b及
び監視タイマ4bの再設定は行わず、そのまま運転が継
続される(図3のS110、S112肯定、S114肯
定、S120。図4の(ロ)参照。)。
【0030】ところが、カウンタ5bのカウント値がN
=1/2×(T−t1 )<1/2×(T−t0 )となっ
たとき(S114否定。図4の(ハ)参照。)は、許容
時間を越えたズレが生じたことを意味するので、主系a
の定周期タイマ3aのステータス信号(図2の参照)
がHからLに変化したことを以て、従系は自系の定周期
タイマ3b及び監視タイマ4bの再設定を行う。その結
果、両系a,bの定周期タイマ割込の同期化が行われる
(図3のS116、S118。図4の(ニ)参照。)。
【0031】以上にように、本実施例装置は、両系a,
bのステータス信号に所定以上のズレが生じたときに、
従系bの定周期タイマ3b及び監視タイマ4bを主系a
の定周期タイマ3a及び監視タイマ4aに合わせるよう
にしたので、両系a,bは、常時、同期状態を維持する
ことが可能となる。
【0032】次に、表1の故障レベル表と図5の処理フ
ローを用いて本実施例装置の制御動作を説明する。
【0033】今、2つの系a,bは、上述の同期化処理
によって同期し、この状態で入力処理(S200、S3
00)が実行されるが、2つの系a,bが完全に同期し
ていても、非同期で動作する外部条件を入力する場合、
クリティカルタイミングでは2つの系a,bの入力値に
不一致が生じることは避けられない。例えば、軌道リレ
ーTRの入力の場合、主系aは「列車なし」、従系bは
「列車あり」となった場合、「列車なし」では、他装置
(信号機)Aの現示G(青)灯を、「列車あり」ではR
(赤)灯を点灯するので、信号機AはRとG灯が点灯す
ることになり、はなはだ不都合な状態となる。そこで、
これを防止するため、2つの系a,b間でのデータを一
致させる必要がある。このため、主系aから従系bに入
力データを送り、従系bは、主系aにデータを一致させ
る(S202、S302。図5参照)。なお、系間の
データの授受は系間インターフェースボードia,ib
を介して行われる。
【0034】各系a,bは、それぞれ自系内の各ボード
Ma,Mb,Ea,Eb,Oa,Obの状態を周知のセ
ルフチェッキング法により自己診断する機能を有してい
る。そして、検出した故障は、表1に示されるように、
故障の他装置Aへの影響度を考慮してレベル分けされて
いる。
【表1】
【0035】表1は、各ボードの故障の影響と故障レベ
ルの関係を示していて、その故障レベルは、レベル0が
最も高く、0>1>2>3>4の関係を有している。し
たがって、出力回路Oa,Obの故障であっても、その
故障が他装置Aに対し危険側に作用する場合は、故障の
レベルは高く位置付けられている(レベル1)が、安全
側に作用する場合、そのレベルは低く位置付けされてい
る(レベル4)。また、この故障のレベルは、主系a及
び従系bの選択の判定に使用されるように構成されてい
る。したがって、同時に2つの系a,bに故障が発生し
た場合、故障レベルの低い方が主系となる。なお、故障
情報は、2つの系a,b間で系間インターフェースボー
ドia,ibを介して所定の周期で交換されるので、互
いに他系の故障状況を把握することができる(S21
0、S310。図5参照)。
【0036】さらに、制御動作について説明すると、全
てのボードMa,Mb、Ea,Eb、Oa,Obが正常
なときは、各MPUボードMa,Mbは、それぞれ入力
ボードEa,Ebから入力したデータを用いて他装置A
を駆動制御するための演算処理を同時に行い、その演算
結果に基づいて各出力ボードOa,Obを介して他装置
Aが制御される。すなわち、他装置Aは、主系a又は従
系bのいずれかの系によって制御されるのではなく、両
系a,bが一つの系となって制御する形態を呈してい
る。
【0037】次に、MPUボードMa又はMbが故障を
起こした場合について説明する。この場合、故障を起こ
した系は機能を果たすことができないので、正常リレー
Ra(又はRb)を介して切離リレーCRa(又はCR
b)を復旧(OFF)させ、自ら切離しを行う。他装置
Aは、正常な系のMPUボードMa(又はMb)が入
力,論理判断,出力の各処理が可能なので、他装置Aの
制御がそのまま続行される。もちろん、故障が発生した
ときは、その故障の旨が係員に報知されて、その故障し
たMPUボードの交換が行なわれる。両MPUボードM
a,Mbが同時に故障したときは、もはや他装置Aを制
御することはできないので、装置全停となる。
【0038】2つの系a,bで同一種類のボード(例え
ば入力ボードEa,Eb)に故障が発生している状態
で、2重系装置の機能を維持する制御動作について説明
する。
【0039】両系正常な状態から、例えば、a系(主
系)の入力ボードEaでレベル3の故障が発生したとす
る。このとき、b系は正常であることから、新たにa系
を従系に、b系を主系に処理するように制御を切替え
る。これ以降、a系は入力データとしては、系間インタ
ーフェースボードia,ibを介して得られるb系(主
系)の入力データを使用して、論理判断処理,出力処理
を実行することとなる。
【0040】次に、a系の故障ボード(入力ボードE
a)が交換される前に、b系の入力ボードEbにレベル
2の故障が発生した場合、b系は正しい入力データが得
られないことから、論理判断処理が実行できない。そこ
で2つの系a,bの故障レベルが、a系は4,b系は2
であることから、新たにa系を主系に、b系を従系に処
理するように制御を切替える。したがって、b系は入力
データとしては、系間インターフェースボードiaを介
して得られるa系(主系)の入力データを使用して、論
理判断処理,出力処理を実行する。つまり、故障レベル
が低い系を新たな主系として処理を継続することとな
る。
【0041】2つの系a,bで別な種類ボード(例えば
入力ボードEa(又はEb)と出力ボードOa(又はO
b))に故障が発生した場合の2重系装置の機能を維持
する制御動作について説明する。
【0042】両系正常な状態から、例えば、b系(従
系)の出力ボードObにレベル4の故障が発生したとす
る。このときa系(主系)は正常だから、当然a系は主
系のまま動作する。
【0043】次に、b系の故障ボード(出力ボードO
b)が交換される前に、a系の入力ボードEaにレベル
2の故障が発生した場合、2つの故障レベルは、a系が
2,b系が4であることから、新たにa系を従系に、b
系を主系に処理するように制御を切替える。そして、従
系となったa系は、b系の入力データに基づき、論理判
断処理,出力処理を実行することとなる。
【0044】このように、出力については、2つの系
a,bの出力がワイアードオアで他装置Aに接続されて
いるため、a系によって他装置Aを正常に動作させるこ
とができる。また、入力についても、主系から従系に入
力データを転送し、従系は主系とのデータ一致の処理を
行うことにより、クリティカルタイミングで発生する2
つの系間での不一致をマスクすることができる。
【0045】以上ように、本実施例装置は、各系a,
bの各MPUボードMa,Mbを同期して運転するよう
にしたので、各ボードの一部に故障が発生しても可能な
限り他装置Aを制御することができ、より信頼性を向上
させることができる。
【0046】また、他装置Aは、ワイヤードオアで各出
力ボードOa,Obと接続されているので、従来の2重
系のように系切替時に瞬間遮断を起こすおそれがない特
長がある。
【0047】
【発明の効果】本発明に係る2重系装置は、各系のMP
Uの動作の同期化を行う同期化手段と、記各系のシス
テムバス間に設けられ、その各系間のデータの授受を行
う系間インターフェース手段と、記各系のシステムバ
スにそれぞれ接続されて同一のデータを入力する入力手
段と、記各系のシステムバスにそれぞれ接続され、か
つ出力側が他装置とワイヤードオアに接続された出力手
段とからなるので、一部に故障が発生しても、可能な限
り運転が続行でき、信頼性をより向上させることができ
る。
【0048】また、いずれかの入力手段又は出力手段に
故障が発生したときに、故障レベルの低い方の入力手段
又は出力手段の接続されている方を主系に切替える切替
手段を有しているので、故障発生に対し、タイムリーに
対処することができる。
【0049】さらに、その従系の入力手段は、主系から
送出されてきた入力データと自己の入力データとに不一
致が生じたときに、その送出されてきた入力データに一
致させる入力データ一致手段を有しているときは、クリ
ティカルタイミングで発生する2つの系間の不一致をマ
スクすることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例装置の概略構成を示すブロッ
ク図である。
【図2】MPUボードの詳細を示すブロック図である。
【図3】同期化制御動作を示すタイムチャートである。
【図4】同期化制御動作を示すフローチャートである。
【図5】主,従系間のデータ授受を示すフローチャート
である。
【符号の説明】
a 主系装置(主系) b 従系装置(従系) Ma,Mb MPUボード Ba,Bb システムバス Ea,Eb 入力ボード Oa,Ob 出力ボード 1a,1b 基本クロック 2a,2b MPU(マイクロプロセッサユニッ
ト) 3a,3b 定周期タイマ 4a,4b 監視タイマ 5a,5b カウンタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−248803(JP,A) 特開 平6−219280(JP,A) 特開 平6−314210(JP,A) 特開 平7−146802(JP,A) 特開 平2−171801(JP,A) 特開 昭62−160541(JP,A) 特開 昭60−253359(JP,A) 特開 昭61−125672(JP,A) 特開 昭61−80303(JP,A) 特開 昭58−72267(JP,A) 特開 昭58−64526(JP,A) 実開 平7−2174(JP,U) 特公 平4−43028(JP,B2) (58)調査した分野(Int.Cl.7,DB名) G06F 11/20 310 B61L 19/06 G05B 9/03

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 主系装置及び従系装置にそれぞれ共通の
    所定のプログラムで動作するマイクロプロセッサユニッ
    トを備えた2重系装置において、 前記各系装置のマイクロプロセッサユニットの動作の同
    期化を行う同期化手段と、上記各系装置のシステムバス
    間に設けられ、その各系装置間のデータの授受を行う系
    間インターフェース手段と、上記各系装置のシステムバ
    スにそれぞれ接続されて同一のデータを入力する入力手
    段と、上記各系装置のシステムバスにそれぞれ接続さ
    れ、かつ出力側が他装置とワイヤードオアに接続された
    出力手段とを有し、 前記各系装置のマイクロプロセッサユニット、前記入力
    手段及び前記出力手段はそれぞれ自己診断機能を有する
    とともに、故障が発生したときに故障の程度を判定する
    機能を有し、いずれかの入力手段又は出力手段に故障が
    発生したときに故障レベルの低い方の入力手段又は出力
    手段の接続されている方を主系装置に切替える切替手段
    を有することを特徴とする2重系装置。
  2. 【請求項2】 主系装置は、その主系装置の入力手段の
    入力データを従系装置に送出し、その従系装置の入力手
    段はその送出されてきた入力データと自己の入力データ
    とに不一致が生じたときに、その送出されてきた入力デ
    ータに一致させる入力データ一致手段を有することを特
    徴とする請求項1記載の2重系装置。
JP08908994A 1994-04-04 1994-04-04 2重系装置 Expired - Fee Related JP3302499B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08908994A JP3302499B2 (ja) 1994-04-04 1994-04-04 2重系装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08908994A JP3302499B2 (ja) 1994-04-04 1994-04-04 2重系装置

Publications (2)

Publication Number Publication Date
JPH07277191A JPH07277191A (ja) 1995-10-24
JP3302499B2 true JP3302499B2 (ja) 2002-07-15

Family

ID=13961157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08908994A Expired - Fee Related JP3302499B2 (ja) 1994-04-04 1994-04-04 2重系装置

Country Status (1)

Country Link
JP (1) JP3302499B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102275598A (zh) * 2011-05-16 2011-12-14 北京全路通信信号研究设计院有限公司 支持c3系统的计算机联锁系统及联锁控制方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526686B2 (ja) * 2000-11-02 2010-08-18 日本信号株式会社 Ats地上装置
KR100768420B1 (ko) * 2005-12-28 2007-10-18 한국철도기술연구원 철도차량용 자기치유링 네트워크 시스템
JP6063339B2 (ja) * 2013-05-01 2017-01-18 株式会社日立製作所 列車制御システム
CN104467797B (zh) * 2014-12-15 2017-08-25 合肥工大高科信息科技股份有限公司 一种二取二电路中采用振荡器的安全与门电路及其控制方法
CN105652771A (zh) * 2016-03-07 2016-06-08 株洲南车时代电气股份有限公司 一种安全开关量输出系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102275598A (zh) * 2011-05-16 2011-12-14 北京全路通信信号研究设计院有限公司 支持c3系统的计算机联锁系统及联锁控制方法

Also Published As

Publication number Publication date
JPH07277191A (ja) 1995-10-24

Similar Documents

Publication Publication Date Title
US7257123B2 (en) Gateway having bypassing apparatus
JP3302499B2 (ja) 2重系装置
JP2682251B2 (ja) 多重化制御装置
JP2001060160A (ja) 制御装置のcpu二重化システム
JP3662444B2 (ja) プログラマブルコントローラおよび切替信号生成装置
JP7035511B2 (ja) プログラマブルコントローラ及び二重化システム
JP4095413B2 (ja) 電子連動装置
JP3497855B2 (ja) 2重系装置
JP3261014B2 (ja) データ処理システムにおけるモジュール交換方法および自己診断方法
JPH09114507A (ja) プログラマブルロジックコントローラの二重化装置
JP2606107B2 (ja) プロセッサ冗長化方式
KR100198416B1 (ko) 이중화 제어시스템에서의 동기제어를 위한 동기신호 감시회로
JP2013254333A (ja) 多重系制御システム及びその制御方法
JP3279068B2 (ja) 二重化制御装置
JP2007134906A (ja) 監視制御装置
JP3570334B2 (ja) 系切替装置
JPH04259042A (ja) 列車運行管理システム
JP4788469B2 (ja) Cpu二重化システム
JPH079465Y2 (ja) Lan用インターフェース
JPH08206Y2 (ja) 並列多重電子連動装置
JPH07288533A (ja) Lan切替方式及び電力系統監視制御システム
JPS6224354A (ja) デユプレツクス計算機システム
JP2003345401A (ja) 高信頼型プロセス制御装置
JPS59112349A (ja) 二重化演算システム
JPS62190536A (ja) 冗長構成制御方式

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080426

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120426

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees