JPS5890202A - プロセス制御装置 - Google Patents

プロセス制御装置

Info

Publication number
JPS5890202A
JPS5890202A JP18856981A JP18856981A JPS5890202A JP S5890202 A JPS5890202 A JP S5890202A JP 18856981 A JP18856981 A JP 18856981A JP 18856981 A JP18856981 A JP 18856981A JP S5890202 A JPS5890202 A JP S5890202A
Authority
JP
Japan
Prior art keywords
subsystem
controller
control
bus
subsystems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18856981A
Other languages
English (en)
Inventor
Tadashi Azegami
畔上 忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Hokushin Electric Works Ltd
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokushin Electric Works Ltd, Yokogawa Hokushin Electric Corp filed Critical Hokushin Electric Works Ltd
Priority to JP18856981A priority Critical patent/JPS5890202A/ja
Publication of JPS5890202A publication Critical patent/JPS5890202A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は外部1百号により制御されてプロセス制御を
行うサブシステムを営むプロセスIH1]御装置に関し
、特に同様な機能のサブシステムの複数個を冗長化した
場合における故障時のサブシステムの休止2機能制御の
ための制御権の決定に係わる。
先ずプロセス制御装置の各種調節計の形態を説明し、次
に故障を考慮した場合のプロセスの性状に適した帥節計
の選択を示し、更に冗長化形式にすることにより前記プ
ロセスの性状にもとづく一節計の選択の必要性がなくな
り、返って冗長化を前提として安価に構成することが可
能となるが、冗長化によりその相互の制御の受渡しなど
の間物が生じることを明らかにし、この発明はこの冗長
化におけるそのサブシステム間の休止、動作制御を理想
的に行うための制御権の決定方式であり、その構成及び
作用を順次説明しよう。
プロセス開側1装置は例えば第1図に示すように構成さ
れる。即ちサブシステムバス200にサブシステムとし
てオペレーションセンタ(集中監視局)240、多重ル
ープ調節計243.単ループ調節計245、多重ループ
制御及び多重ループプロセス入出力部をもつブラインド
調節計235が接続され、多重ループJM節割243に
はループ制御バス300を介して複数のループ車ψ作器
345が接続される。これらループ操作器345.単ル
ープ調節計245.ブラインド訣1節計235はそれぞ
れ各別のプロセス入出力線500を介して対応するプロ
セスに対する入出力を行うようにされている。多重ルー
プ調節計243は複数のループ操作器345よりのプロ
セス入力について調節制御演算(比例、N分、微分演算
など)を行い、そのr両頁結果を制御出力としてプロセ
スへ出力することをループ操作器ごとに時分割的に行い
、それぞれのプロセスが目標値に近くなるようにされる
。単ループ調節計245は−っのプロセスに対してのみ
独立して6周節制御演算を行う。ブラインド調節シ12
35け?JI数のプロセスルーズに対して時分割的にへ
周節演!s′を行うが、故障時には動作は停止状態とさ
れ石。オペレーションセンタ240は各多重ループi周
節計243.単ループ調節計245.ブラインド調節計
235に対し、動作。
停止の制御、動作状態の監視、パラメータの設定。
目樟の変更などを行う。
このプロセス制御装置における故障例対し、次のような
対策がなされる。
1)オペレーションセンタ240が故障した場合、集中
監視操作は不可能になるが、各調節計243゜245 
、235 Kよるプロセス制御は維持される。
その間にオペレーションセンタ240の修復を予備様と
の交換等により行う。
2)多重ループ調節側−243の故障に際してはループ
操作器345による手動操作を行ってプロセスの状態を
維持i〜、その間に調節計243を修復する。
3)ループ操作器345の故障は、別に用意する可搬形
操作器を用いてプロセスの状態を維持する。
4)単ループFJ’l #]¥f245の故障には別の
可搬形繰作器を使う。
5)ブラインド1lAi節剖235の共通部の故障に対
しては、プロセス出力部の動作を停止させる。
6)ブラインド調節計235のプロセス人出部の故障に
対しては、別の可搬形繰作器を用いる。
7)バス200 、300の故障に対しては、オペレー
ションセンタ240.多重ループ調節計243の故障と
同様の方法で対処(−てプロセスを維持する。
単ループ調節計245.多重ループ調節計243゜ブラ
インド調節計235等の選択は、各プロセスの性状に応
じて行われる。例えば制御プロセスを介して生芹される
産物が、液体タンク等に貯蔵される場合には、その制御
が停止してもそのタンク内の産物は直ちにけなくならず
、つまりプロセスにバッファ機能があり、制御停止から
回復迄の時間の余裕を見込むことができる。そのような
場合はブラインド調節計235を用いて故障時にはその
制御を停止することを条件にしてプロセス制御装置を構
築することができる。
或は例えばプロセスの変化が遅い制御系では、−人の操
作員でも複数のループを手動操作することが可能であり
、従って多重ループh周節計243と、複数のループ操
作器345との組合せを用いた場合に、その多重ループ
調節計243が故障しても数少ない操作員によっても手
動操作によりそのすべてのプロセス状態を維持できる。
このようにプロセスの性状に合せて調節計の形態は選択
され、m1M節計0工業生産価格、空間占有率、設置場
所、設置条件等が選択の対象となる。
一方このような調節計の形態の選択がプロセスの性状を
背景として行われるが、更にその背第にはd周節計の故
障という情況が想定されている。この故障を前提からは
ずすとき、選択とプロセスの性状との関係は薄れる。例
えば多重ループ調節計243を2台用いて待期冗長系(
一方の故障時に他方が動作するように待期している系)
を形成するとき、1台の調節計243の故障は多重ルー
プの手動操作を要求することにはならず、従ってプロセ
ス変化が速い単ループ調節計245を必要としていた個
所に対しても、多重ループ形の調節計243や345を
用い、かつ待期冗長系とすることにより、使用可能とな
る。
すなわち従来においては装置故障を前提とするト、フロ
セスの性状がそのプロセスに適した装置構造を決定づけ
るかに思えたが、冗長化概念を導入することにより装置
の構造選択はプロセスの性状とは関係がなくなす、シか
もそこに装置の導入コスト全低減させる可能性を見出す
こともできる。
例えば多重ループ稠節削243.単ループ謀節計245
の各価格が同等であり、その値を1、ループ操作器34
5のイ曲格を0.5と仮定した場合、8ループの制m+
+系を構成するときの価格は次のようになる。
・8台の単ループ調節唱245で構成する場合は1xs
=s ・2台の冗長化多重ループ調節計243と、8台のルー
プ操作器345で構成する場合は(1×2 )+(0,
5X8 ) = に のような価格差を見込むことが可能となり、従って冗長
化構造を検δ・1することは意義深いものがある。
装備”を構成するハードウェアを2重化して冗長系を構
成するとき、比較的容易な場合とIf! Mflを伴う
場合とがある。例えば第21ツIに示すようにザブシス
テムバス200にデータセレクタ270が接続され、そ
のデータセレクタ270によりサブシステムバス200
上のデータを選択して記録計280に選択的に記録する
ようにされる監視系がある。このような場合は、仮りに
ザブシステムバス200 ヲ2 重化するとしても、デ
ータセレクタ270が必要とするデータの存在を第1の
サブシステムバスト第2のサブシステムバスとにわたっ
て監視すればよく、一方のサブシステムバスの故障を他
方のサブシステムバスの存在によって補助する働きを容
易に持つことができる。
しかし第3図に示すようにブラインド調節計235を2
重化し、そのプロセス入出力線500側の互に対応する
ものを接続してプロセス制御に直結したハードウェアを
2重化してプロセス制御の維持を図る場合は、装f#4
′築上の困i14を伴う。即ち、例えば一方の調節計2
35によるプロセス制御を、他方の調節計235による
プロセス制御に切替える命令をサブシステムバス200
を介して上位装置から伝えようとする場合、一方の調節
計による制御の停止、他方の調節計による制御の再開の
間に、全く制御が行われない空白の時間帯が生じる。あ
るいは両方の調節計によるプロセスへの同時mll 御
が行われる可能性もあり、制御状態をバンプレスに維持
して調節計を切替えることは容易ではない。
またザブシステムバスを介して伝えられる上位命令に応
答する1−1きを失った一方の調節計がプロセス制御を
継続している危険を懇定すると、その一方の調節計に代
って他方の調節計が上位命令を受けて開側lを引継ぐ必
要があり、このような制御の引継ぎを可能にする方策を
別に用意する必要があるO この発明の目的はサブシステムを冗長化することにより
、プロセスの性状にのみよって選択するサブシステムの
種類が決定されることなく、選択の自由度が増j〜、装
置全体としてより適切なものとすることができ、しかも
冗長化されたサブシステム内での相互に動作制御の授受
が空白なく円滑に行われるようにしたプロセス制御装置
を提供することにある。
この発明によれば四環の機能をもつサブシステムの複数
個が共通の外部信号線に法統され、その外部信号線の外
部信号によりそれぞれプロセス制御を直接又は間接に行
うようにされて待期冗長系が構成され、そのサブシステ
ムは補助バスヲ通シて相互に直接的に接続さ詑、その各
サブシステムはそれが休止状態にあるか機能状態(動作
状態)にあるかを示す状態信号をその補助バスに出力し
、また補助バス上の状態信号の状態をデコーダで解読し
、その結果にもとづいてそのサブシステムを休止状態又
は機能状態に決定する手段がハードウェアとして構成さ
れる。
このように冗長化されたサブシステムは直接補助バスで
接続され、自己の状態と相手の状態とを補助バスの状態
で判定して自己が機能すべきか、休止して相手を機能さ
せるべきか判定し、これらがハードウェアで行われるた
め、プロセス制御が空白時間を伴うことなく連続し、か
つ円滑に行われ、また前記判定条件の選定により理想的
な制御が可能とな、6゜そのサブシステムに入力される
各種情報、即ち上位からの意志情報、そのサブシステム
から発生する意志情報、」二位からのAlW 襲が常に
最もWiLいものときれているかを示す情報、サプシス
テムのII′LIノ作が正しく行われているかを示す情
報、相手サブシステムの状態信号などから総合的にソフ
トウェアで判定し、そのサブシステムが機能すべきか休
止してA・11手サブシステムを機能させるべきかを決
定し、その結果を上記補助バスへ送出する状態信号とす
ることにより、その冗長系におけるザブ/ステムのfi
il、制御がより高度にして適切なものとすることがで
きる。
第4図はこの発明によるプロセス制御装置の一例を示し
、例えばザブシステムバス200に相互にバックアップ
するように任意の構jtfの各サブシステムの組合ぜ、
例えば単ループ調節計245.多Mrル−プに周毎j計
243又はフ゛ラインドH周p百計235が二重化され
、その各相ごとにそれ等間は局所的に第4図に点線で示
すように補助バス600で相互に接続される。この補助
バス600にそのサブシステム450からそのザブシス
テムの休止状態2機能状態を示す状態信号を出力する。
その状態イガ号は例えば次の情報自体、又はその情報を
含むものである。
1)第5図Aに示すようにサブシステムバス200より
の制御を続行1−ろとか休止1〜ろとかの上位システム
が発する意志情報HCOM。
2)第5図Bに示すようにザブシステム450自体、又
はその近くに設けられた例えば押ボタンにより、そのサ
ブシステムをS能きせるか休止させるかを、そのサブシ
ステムの位置で発する童志悄@LCOM0 3)第5図Cに示すようにサブシステムバス200より
の意志情報HCOMを周期的にチェックし7て常にそれ
が新しい(正しい)ものであるかを示す情報、νIち情
報HCOMの伝達状態を表わす状態情報I(STo 4)第5図りに示すように例えばそのサブシステム45
0のl時定の部分を周期的にチェックし、それが最新で
あり正しくイ)作(〜でいるかを示す情報、即ち情報L
COMの伝達状刺を表わす状態情報LST。
これら1)〜4)の情報又はこれらを含む情報若しくは
これら情報からソフトウェアで:r411定された情報
が状態信号COM/5T−Aとしてサブシステム450
から補助バス600へ送出キワ、捷た相手サブシステム
からの状態信号COM/5T−Bが補助バス600を通
じて入力される。これら状態信号−は第5図Fに示すよ
うに名サブシステム450A 、 450B 内に設け
られた状態何号判定部460A 、 460Bに入力さ
れ、その補助バス600−ヒの状態信号が解め〒判定さ
れる。
第6図は補助バス600へ状態信号COM/ST −A
を送出する構成例を示す。サブシステムバスインターフ
ェース11を介してサブシステムバス200より受信す
る上位意志情報HCOMはマイクロコンピュータ12へ
伝えられる。ローカルに発生する意志hit 報LCO
M モマイクロコンピュータ12へ伝えられる。この局
部貴志情報LCOMは例えば操作スイッチを介して伝え
られる操作器の判断情報”プロセス制御を停止せよ″等
の情報、もしくは他の任意のプロセス監視!P:鮪の発
する”制御停止”等を意味する情報である。監視部13
より状態fit報TrSTがマイクロコンピュータ12
に入力されるガ、この状態情報は上位情報HCOMが定
期的に存在し、サブシステムバス200を通じる情報交
換が正常に行われていることを確認する信号である。更
にマイクロコンピュータ12には必要に応じて相手サブ
システムからの状態信号COM/ ST −Bも入力さ
れている。他の監視部14よりローカルの状態情報LS
Tを出力するがこの状態情報LSTは、マイクロコンピ
ュータ12の動作が定期的に行われていることを表ワス
信号である。マイクロコンピュータ12け入力された各
情報HCOM 、 LCOM 、 H8T、更に必要に
応じて相手状態信号COM/5T−Bから状態信号CO
M/5T−Aを作り出す0!号を出力レジスタ15ヘセ
ツトスる。出力レジスタ15への信号が定期的にあると
き、情報LSTによりANDゲート16が開かれ、出力
レジスタ15の情報が状態信号COM/ST −Aとし
て送出される。マイクロコンピュータ12が不良で情報
LSTが0”の場合は状態信号COM/5T−Aは“0
”になる。
状態信号COM/5T−Aは、マイクロコンピュータ1
2が本来担っている例えば”プロセス制御“の1実行可
能”を意味する信号で、この例ではマイクロコンピユー
タ12でその入力情報をソフトウェアで総合判定して自
己のサブシステムで制御スべきか、相手サブシステムで
制御し、自己の制御は停止すべきかの信号を出す。
表  1 例えば表1の■に示すように、ローカル状態信号LCO
Mがない場合で、上位状態情報HCOMが1で、その情
報が正常で上位状態情報H8Tが1の場合は相手状態信
号COM/5T−Bが1,0に拘らず、出力レジスタ1
5の内容は1とされ、つまりこのサブシステム450A
が制御を行うことを意味する。■に示すようにLCOM
がなしでHCOMが1であっても、それが正常でなく上
位状態情報T(STが1の場合で、かつ相手サブシステ
ムが制御可能、即ちCOM/5T−Bが1の場合は出力
レジスタ15の内容は0とされる。■、■に示すように
ローカル意志情報LCOMが存在する場合は、その他の
情報がどのような状態でもその意志情報がそのま\出力
レジスタ15の内容とされる。また■に示すように上位
からの意志情報が正常でなく H8Tが11”であって
も、相手サブシステムが制御不能でそのイぎ号COM/
 ST −Bが0の場合は、出力レジスタ15の内容を
1として、自己のサブシステムで制御を続行することを
示す。
第7図は判定部46OA 、 460Bの具体例を示1
2、それぞれ出力バス600上の状態信号COM/5T
−A 。
COM/ ST −Bはデコーダ17A 、 17Bで
解読され、優先順位が高い方のサブシステム450Aの
デコーダ17Aはその2及び3端子の出力がORアゲ−
18Aに与えられる。優先順位が低いサブシステム45
0Bのデコーダ17Bは2端子出力のみがORアゲ−1
8Bに与えられ、ORアゲ−18Bの他方の入力はスイ
ッチ19Bで接地されている。従って判定部460Aで
け状態信号COM/5T−A 、 COM/5T−Bに
より、次の表2のように判定出力DUTY−Aを出力す
る。
表  2 判定部460A (又は460B )の判定結果DUT
Y−A(又はDUTY−B )は、例えば第8図に示す
ようにプロセス出力回路21の出力側に挿入されたスイ
ッチ22を制御してそのサブシステムによるプロセス制
御の停止、動作を行う。
このような構成のため例えば第9図に示すようにソフト
ウェアにより判定結果として出力された状態信号COM
/5T−Aの時点11の変化に対し、信号COM/5T
−Bが遅れて時点t8に変化しても、判定部460A 
、 460Bはハードウェアで構成され、かツ補助バス
600で相互に操作されているため、単純々回路素子の
伝達遅れ以外の遅れを持たずに、信号DUTY−A 、
 DUTY−Bは時点t!に速やかに相補的変化をする
。従ってこれらサブシステムによるプロセス制御の引継
ぎが空白時間を持つことなく、円滑に行われる。
前記表12表2に示した条件設定を行った場合のサブシ
ステム450A 、 450B間における制御権の判定
は第10図に示すようになる。この図はサブシステム4
50Aがサブシステム450Bよりも優先度が高い場合
である。この第10図に示した制御権の決定を行うサブ
システム450A 、 450Bの冗長系は次のように
動作する。
1)サブシステム450A 、 450Bが正常である
とき、サブシステム450A 、 450Bは、ローカ
ルもしくは上位からの意志に従い制御を実行する。
2)ザブシステム450AがローカルもL <け上位か
らの意志情報を取得できない場合、サブシステム450
は制御を休止する。
3)サブシステム450Aに続キ、サブシステム450
Bがローカルもしくは上位からの意志情報を取得できな
い状態となったとさ、サブシステム450Bはサブシス
テム450Aが体Iト状傅にあることを既に検知してい
ることより制御を継続する。
4)サブシステム450Bが制御を停止したとき、サブ
システム450Aは休止状態から脱して制御を再開する
5)サブシステム450Aが制御を停止したとき、制御
は完全に停屯する。
ここで上記2)の状態、3)の状態、4)の状態におい
て故障部位の修復の機会があり、その間制御は継続され
、制御が完全に停止してし井うおそれはない。
この発明は第4図に示したようにサブシステムとしての
調節計を冗長化1−だ場合の適用に限らず、第11’d
[おけるサブシステムとしてのオペレーションセンタ2
40ヲ2重化シテ、サブシステムバス200に対する制
御権を取υ合う場合にも適用できる。或いは第11図に
示すように第1図中のブラインド調節計235を多重ル
ープブラインド調節計233と、多重ループプロセス入
出力サブシステム305とに分離し、これらをループ制
御バス300を介して接続した場合に適用し、調節計2
33を2重化し、これらによるループ制御バス300の
制御権の取り合いにもこの発明を適用できる。第11図
において入出力ザブシステム305のプロセス制御権に
おいても同様にこの発明を適用できる。更に第12図に
示すようにオペレーションセンタ240A 。
240B ヲ27¥化すると共にサブシステムバス20
0A 。
200Bも2重化し、このバスを介して他のサブシステ
ムへの制御4vr+を増り合う場合に、オペレーション
センタ240A 、 240T(間の制御権の取得にこ
の発明は適用できる。
更に冗長化には完全に同一のサブシステムを用いる場合
に限られず、壕だ階層構造における同一階層のもの間の
冗長化に限られるものでない。例えば第13図に示すよ
うに多重ループ心!節剖243に従属するループ操作器
34と、ブラインド調節計235との対応するもののプ
ロセス入出力線500が互に接続されて冗長化される場
合にも、ループ操作器345とブラインド調節計235
とけ互に補助バス600を通して接続され、プロセス入
出力線500全通して制御の制御権の引継ぎにこの発明
は適用できる。
また冗長化は単に2重化する場合に限らず、例えば3重
化する場合でもよく、その場合の補助バス600の線は
3本となり、デコーダ17の入力A。
B、Cに対し出力端子は0,1.2・・・・・・7とな
り、第1優先のザブシステムの判定部460Aの判定結
果DUTY−Aはそのデコーダ17Aの4.5,6.7
端子の各出力の論理和とされ、第2優先サブシステムの
判定結果DUTY−Bはそのデコーダ17Bの3゜2端
子の各出力の論理和とされ、第3優先サブシステムの判
定結果DUTY−Cけそのデコーダ17Cの1端子出力
とすればよい。
なおサブシステムの優先順位をマイクロコンピュータ1
2内のROM )又は手動設定できるスイッチにより設
定し、マイクロコンピュータ12自身がその優先順位を
知れる構造とすることは、判断の助けとなり、必要に応
じて用いるとよい。判定結果DUTY−A (又けDU
TY−B )の利用は第8図に示す場合に限らず、つま
りプロセスに最も近い部分でスイッチ制御をする場合に
限らず、例えばサンプルホールド回路のようにプロセス
出力用バッファステージへの信号分配を制御してもよい
この発明は要するに第4図に示したように外部信号(上
位又はローカル)の外部信号線で結合されたサブシステ
ムの冗長系に対し、補助バス600で互に結合し、その
補助バス600の信号を判定部460で解読して遅れを
伴うことなく、fl!II御権の引継ぎを行うようにし
たものであり、特に先の実施例のように制御権の判定を
ソフトウェアとハードウェアとの協調を用い、総合的に
行うようにするとその効果は著しく大となる。その効果
としては、1)ソフトウェア判定における非同時性の矛
盾が解消され、 2)ソフトウェア判定の誤りを許容でき、3)ハードウ
ェア判定に棧雑さが求められず、4)細軸性の高い、簡
単なハードウェア判定部とすることができ、 5)自由に高度なソフトウェア判定が可能となる。
従ってプロセス制御装置直として、 1)プロセス制御装置の冗1苛化形式を分層なく員現し
、もって 2)サブシステムの形状差による?i用範囲1nll限
を酵消し、 3)冗長化によって得られるシステム維持能力の向−ヒ
を生かし、 4)大規模集中管理方式によるプロセス制御−¥;竹の
構築に安心感と、合理的保守ゼトを付与することができ
、 また 5)例えば階層レベルの異なるサブシステム相互のバッ
クアップ系を形成することも可能にする。
【図面の簡単な説明】
第1図はプロセス市1]御装置Wの一例を示すブロック
図、第2図はテータセレクタと記録計とバスとのM−続
を示す図、第3図はブラインド調節計を2重化した構r
、HIlを示す図、第4図はこの発明によるプロセス1
lllI征)装置の一例を示すブロック図、第5図はサ
ブシステムより補助バスへ送出される状ルセ信号の内容
と、七り助バスとの信号の授受を示す図、第6図は状醪
侶号発信部の例を示すブロックト21、第7図は状態侶
号判定部の例を示す〉′1、第8図は判定結束によるプ
ロセス恒財ソjの例を示す図、竿9図はソフトウェアに
よる制御権とハードウェアによる制御イなとの関係を示
す図、すれ10図はソフトウェア判定とハードウェア判
定とによる判定順を示す図、第11図乃〒第13図はそ
れぞれこの発明の他の凄it%例を示すブロック図であ
る。 17A 、 17B :デコーダ、20o:サブシステ
ムハス、240:ザブシステムとしてのオRレーション
センタ、235 :サブシステムとしてのブラインド腸
i節訂、243 :ザブシステムとしての多連ループ調
節まt、、  245 :ザブシステムとしての単ルー
プ調節計、250 、25OA 、 250B :サブ
システム、26OA 、 260B : ハードウェア
判定部、300 : /l/ −プ1111 御ハス、
345 : #−プ操作器、500 :プロセス入出力
線、600:補助バス。

Claims (1)

    【特許請求の範囲】
  1. (1)外部信号により制イ(+され、この制御に応じた
    プロセス制御を行うサブシステムを含むプロセス制御装
    置において、同等の機能をもつ少くとも二つのサブシス
    テムが共通の外部信号線に接厩cされ、これらサブシス
    テムは補助バスで直接的に相互に接続され、その各サブ
    システムはその休止状態9機狗し状態を示す状態情報を
    上記r11助バスへ出力し、かつ補助バスから入力され
    た各状態情報を解読、するデコーダと、その解読結果に
    応じてそのサブシステムを休止状態又は機能状態に決定
    する手段がハードウェアとして構成されていることを1
    1!F似とするプロセス制御装置崖。
JP18856981A 1981-11-24 1981-11-24 プロセス制御装置 Pending JPS5890202A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18856981A JPS5890202A (ja) 1981-11-24 1981-11-24 プロセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18856981A JPS5890202A (ja) 1981-11-24 1981-11-24 プロセス制御装置

Publications (1)

Publication Number Publication Date
JPS5890202A true JPS5890202A (ja) 1983-05-28

Family

ID=16225977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18856981A Pending JPS5890202A (ja) 1981-11-24 1981-11-24 プロセス制御装置

Country Status (1)

Country Link
JP (1) JPS5890202A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200201A (ja) * 1987-02-16 1988-08-18 Hitachi Ltd 制御装置の二重化方式
US7434941B2 (en) 2006-05-30 2008-10-14 Hewlett-Packard Development Company, L.P. System and method for arc lamp power control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200201A (ja) * 1987-02-16 1988-08-18 Hitachi Ltd 制御装置の二重化方式
US7434941B2 (en) 2006-05-30 2008-10-14 Hewlett-Packard Development Company, L.P. System and method for arc lamp power control

Similar Documents

Publication Publication Date Title
US7120820B2 (en) Redundant control system and control computer and peripheral unit for a control system of this type
US8132042B2 (en) Method and device for exchanging data on the basis of the OPC communications protocol between redundant process automation components
JP5243384B2 (ja) アプリケーションステーションで利用される冗長マネージャ
JPH04314138A (ja) プロセス制御装置のフェイルオーバ方法
KR100823722B1 (ko) Plc 시스템의 삼중화 장치 및 방법
US10386832B2 (en) Redundant control system for an actuator and method for redundant control thereof
JPH07334382A (ja) マルチコントローラシステム
KR101457733B1 (ko) Hmi 이중화 장치
US11874786B2 (en) Automatic switching system and method for front end processor
JPS5890202A (ja) プロセス制御装置
JPH11184507A (ja) コントローラシステム
JP3175465B2 (ja) 二重化制御装置の切替え方法及びその二重化制御装置
JPH11119802A (ja) リモート型プロセス入出力装置のデータ伝送路切替方法及び記録媒体
JP3751328B2 (ja) プロセス制御装置
JP4348485B2 (ja) プロセス制御装置
JPH0713791A (ja) 二重化制御システムの等値化方法
JPH0318212B2 (ja)
JPS603225B2 (ja) 主記憶装置情報修復方式
JPS5839307A (ja) プログラマブル・コントロ−ラ
JPH02231603A (ja) 2重化切換方式
JPS60172449A (ja) 運転制御システム
JPH0553850A (ja) 二重化制御方式
JPH0697989A (ja) 二重系処理装置のプロセス系用回線への切替方法及び装置
JPH04137047A (ja) プログラマブル制御装置
JPS5962903A (ja) プロセス制御方式