KR100244196B1 - 시스템의 주요 소자에 대한 이중화 회로 - Google Patents

Abstract

본 발명에 의한 시스템의 주요 소자를 위한 이중화 회로는, 이중화된 제 1 및 제 2 소자를 감시하여 일정 시간동안 출력 데이터가 없을 경우 인터럽트 신호를 발생시키는 와치 도그와; 인터럽트 신호가 발생되면 칩 선택 단자를 '1'로 출력하는 제어기; 제어기에 의하여 칩 선택 단자가 '1'로 출력된 경우, 외부의 입력 데이터 라인을 출력으로 내보내는 래치; 래치의 출력을 입력으로 하는 반전 게이트; 반전 게이트의 출력 및 전원을 입력으로 하여 제 1 소자를 이네이블시키는 제 1 앤드 게이트; 및 래치의 출력 및 전원을 입력으로 하여 제 2 소자를 이네이블시키는 제 2 앤드 게이트를 포함하여 구성된다.

상기와 같이 구성된 이중화 회로를 사용하여 현재 활성화된 소자에 장애가 발생한 경우 와치 도그가 해당 소자의 상태를 탐지하여 제어기로 전하면, 제어기는 현재 활성화된 소자를 대기 상태로 전환하고, 대기 상태였던 소자를 활성화 상태로 전환한다. 본 발명은 한 장의 보드내에 두 개의 소자를 구성함으로써 두 개의 보드를 구성한 것과 같은 이중화의 효과를 얻으므로, 한 장의 보드만으로 시스템의 안정성을 높일 수 있다는 효과를 얻을 수 있다.

Description

시스템의 주요 소자를 위한 이중화 회로{A redundancy circuit for major component in the system}

본 발명은 시스템의 주요 소자(Component)를 위한 이중화 회로에 관한 것으로서, 특히 이동통신 시스템의 기지국 시스템에 장착되는 송수신기 주 제어 보드(Transceiver Master Control board: XMCB)의 소자의 장애 발생시 사용할 수 있는 이중화 회로에 관한 것이다.

개인 휴대 통신(Personal Communication Service: PCS) 및 코드분할 다중접속(Code Division Multiple Access: CDMA) 등의 이동통신 시스템은, 일정 영역 내를 이동중인 이동 단말(이동국)을 서비스하는 다수의 기지국(Base Station Transceiver Subsystem: BTS)과, 기지국 제어기(Base Station Controller: BSC), 다수의 기지국 및 기지국 제어기들을 운영 및 관리하는 기지국 관리 시스템(Base Station Manager System: BSM), 교환국 시스템(Mobile Switching Center: MSC) 및 위치 등록 시스템(Location Registration System)으로 구성되어 있다.

상기와 같이 구성되는 이동통신 시스템에서 각각의 기지국이 서비스하는 영역을 셀(cell)이라 하며, 일반적으로 3개의 섹터(Sector)로 나뉘어 진다. 이 셀은 순서대로 기지국 영역, 기지국 제어기 영역, 교환국의 서비스 영역으로 확대된다. 상기와 같이 하나의 셀을 단위로 하는 통신 시스템을 셀룰라(cellular) 시스템이라 한다.

각 셀 내의 이동국은 해당 셀을 서비스하는 기지국과 채널을 형성하고 통신을 수행한다. 이때 기지국으로부터 이동국의 방향으로 형성되는 채널을 순방향(Forward) 채널이라 하고, 이동국으로부터 기지국의 방향으로 형성되는 채널을 역방향(Reverse) 채널이라고 한다.

상기 순방향 채널은 파일럿 채널(pilot channel), 선택적으로 포함되는 동기 채널(Synchronous Channel), 역시 선택적인 페이징 채널(paging channel) 및 다수 개의 순방향 트래픽 채널(Traffic channel)을 포함하며, 상기 역방향 채널은 액세스 채널(Access Channel)과 역방향 트래픽 채널을 포함한다.

이동국과 기지국은 상기 트래픽 채널(Traffic Channel)을 이용하여, 음성 정보 및 데이터를 주고 받는다.

이동통신 시스템에서, 교환국 시스템 이하의 시스템들을 통상 기지국 부 시스템(Base Station Subsystem: BSS)라 한다. 상기 기지국 부 시스템은 상위 순서대로 기지국 관리 시스템과, 기지국 제어기 시스템 및 기지국 시스템으로 구성되어 있다.

기지국 제어기 시스템의 주 프로세서(Main Processor)는 호 제어 프로세서(Call Control Processor: 이하 CCP라 약칭한다)라 하며, 기지국 시스템의 주 프로세서는 기지국 송신기 제어 프로세서(BTS Control Processor: 이하 BCP라 약칭한다)라 한다.

상기와 같이 구성된 이동통신 시스템 내에서 기지국 시스템에 장착되는 송수신기 주 제어 보드는, 송수신기 보조 제어 보드(Transceiver Slave Control Board: XSCB) 및 이동 단말과 신호를 주고받기 위해 사용되는 송수신기를 제어하는 중요한 보드이다.

그러므로 이 보드가 내/외적인 요인에 의하여 장애가 발생하는 경우, 기지국 시스템이 다운되어 호가 중단되며 이동통신 서비스가 중단되는 사태가 발생하게 된다.

이러한 현상을 방지하기 위하여 기지국 시스템에는 두 장의 송수신기 주 제어 보드가 실장(Equip)되어 있다. 이중 한 장은 대기(stand by) 상태로 실제 동작은 하지 않으며, 나머지 한 장은 활성화 상태로 정상적인 동작을 수행한다.

상기와 같이 구성된 두 장의 송수신기 주 제어 보드는 서로간에 직렬 통신(Serial Communication)을 통하여, 실장 상태 및 동작 상태 등의 상태 정보를 주고 받는다. 서비스 도중 활성화된 보드에 장애가 발생하게 되면, 대기 상태의 보드는 직렬 통신을 통해 이를 감지하여 활성 상태로 전환되어 동작을 수행한다.

이동통신 시스템은, 이러한 과정을 통하여 서비스의 중단 없이 계속하여 시스템을 운용할 수 있게 한다.

도 1 은 기지국 시스템에서 송수신기 주 제어 보드의 인터페이스 구성도를 나타낸 것으로서, 도시된 바와 같이, 기지국 인터페이스를 통하여 기지국과 연결된 제 1 송신기 주 제어 보드(100) 및 제 2 송신기 주 제어 보드(200)와, 다수 개의 송수신기(300)와, 상기 각각의 송수신기를 제어하기 위한 송수신기 보조 제어 보드(310)를 나타내었다.

상기 송수신기 주 제어 보드(100)(200)는 기지국과 연결되어 송수신기를 제어하기 위한 정보를 송수신하게 된다.

송수신기(300)내의 송수신기 보조 제어 보드(310)는 이중화된 두 장의 송수신기 주 제어 보드(100)(200)와 연결되어, 송수신기 보조 제어 보드(310)의 실장 상태를 전달하고 송수신기 제어를 위한 정보를 송수신한다.

상기 두장의 송수신기 주 제어 보드(100)(200) 중 하나는 활성화 상태이고, 다른 하나는 대기 상태로 동작되며, 두 장의 송수신기 주 제어 보드(100)(200)는 서로간에 송수신기 주 제어 보드 상태 정보 및 동작 정보를 주기적으로 주고 받기 위하여 직렬 통신을 수행한다.

만일 활성화 상태인 송수신기 주 제어 보드에 이상이 발생하게 되면, 대기 상태의 송수신기 주 제어 보드가 직렬 통신을 통해 활성화 보드의 이상을 감지하여 활성화 보드를 대기 상태로 전환시키고, 활성화 보드의 역할을 대신 수행하게 된다.

상기된 바와 같은 종래 기술에 의하여 이중화된 두 장의 송수신기 주 제어 보드를 사용하면, 한 장의 여분의 보드가 추가되어 시스템의 단가가 높아지게 되며 결과적으로 여분의 보드만큼 시스템의 크기가 커지게 된다.

또한 두 개의 송수신기 주 제어 보드간에 주기적으로 상태 정보를 송수신하기 위하여 그만큼의 시스템을 제어하는 제어 프로세서의 시간 공유(time sharing)가 필요하게 된다. 즉, 프로세서의 부하가 그만큼 늘어나게 된다는 문제점이 발생한다.

따라서, 본 발명은 상기된 바와 같은 문제점을 해결하기 위하여,

송수신기 주 제어 보드내에서 시스템의 장애시 보드의 동작에 중대한 영향을 미치는 몇 가지 핵심 소자인 구동 칩(Driver Chip)과 직렬 제어기(Serial Controller)에 대해서만 이중화 구조를 취해줌으로써, 전체적인 보드의 이중화와 동일한 효과를 낼 수 있는, 시스템의 주요 소자를 위한 이중화 회로를 제공하는 것을 목적으로 한다.

도 1 은 기지국 시스템에서 송수신기 주 제어 보드의 인터페이스 구성도.

도 2 는 본 발명에 의한 송수신기 주 제어 보드의 주요 소자를 위한 이중화 회로의 구성도.

〈도면의 주요부분에 대한 부호의 설명〉

210 : 제어기 220 : 래치

230 : 와치 도그 240 : 반전 게이트

250, 260 : 엔드 게이트 270,280 : 소자

상기와 같은 목적을 달성하기 위하여 창안된 본 발명은, 전기적으로 동작하며 외부 데이터라인을 입력으로 하여 구동되고 입력 및 출력 데이터 라인을 공유하는 이중화된 제 1 및 제 2 소자를 포함하는 시스템에 있어서,

상기 제 1 및 제 2 소자를 감시하여 일정 시간동안 출력 데이터가 없을 경우 인터럽트 신호를 발생시키는 와치 도그(watch dog)(230)와;

상기 인터럽트 신호가 발생되면 칩 선택 단자를 '1'로 출력하는 제어기(210);

상기 제어기에 의하여 상기 칩 선택 단자가 '1'로 출력된 경우, 외부의 입력 데이터 라인을 출력으로 내보내는 래치(latch)(220);

상기 래치의 출력을 입력으로 하는 반전 게이트(240);

상기 반전 게이트의 출력 및 전원을 입력으로 하여 상기 제 1 소자를 이네이블시키는 제 1 앤드 게이트(250); 및

상기 래치의 출력 및 전원을 입력으로 하여 상기 제 2 소자를 이네이블시키는 제 2 앤드 게이트(260)를 포함하여 구성된다.

본 발명은 기지국 시스템의 송수신기 주 제어 보드등의 특정 시스템내에서 사용되는 주요한 소자에 대하여 이중화 회로를 구성함으로써, 해당 소자에 장애가 발생한 경우 대기 상태의 다른 소자가 해당 소자의 동작을 이어받을 수 있도록 한 것이다.

이하 송수신기 주 제어 보드에 대해 본 발명에 의한 이중화 회로를 구성한 실시예를 설명하면 다음과 같다.

송수신기 주 제어 보드내에서 장애가 발생하기 쉬운 소자에 대하여 활성화된 소자외에 대기중인 소자를 따로 구성한 뒤, 활성화된 소자에 장애가 발생하게 되면 제어기에서 이를 탐지하여 활성화된 소자를 비활성화 시키고 대기중인 소자를 활성화 시킨다.

이때 제어기는 활성화된 소자의 출력을 감시하는 와치 도그를 두어, 소자에 장애가 발생했는지의 여부를 판단한다.

도 2 는 본 발명을 적용한 송수신기 주 제어 보드의 소자를 위한 이중화 회로의 구성도를 나타낸 것이다.

도시된 바와 같이, 제어기(210)와; 상기 제어기의 칩 선택 단자 및 외부의 입력 데이터 라인을 입력으로 하는 래치(220); 소자의 상태를 감시하여 제어기로 상태 정보를 전하는 와치 도그(230); 상기 래치의 출력을 입력으로 하는 반전 게이트(240); 상기 반전 게이트의 출력 및 전원을 입력으로 하는 제 1 앤드 게이트(250); 상기 래치(220)의 출력 및 전원을 입력으로 하는 제 2 앤드 게이트(260); 상기 제 1 앤드 게이트(250)의 출력에 의하여 선택되며 외부 데이터 라인을 입력으로 하는 제 1 소자(270) 및 상기 제 2 앤드 게이트(260)의 출력에 의하여 선택되며 상기 제 1 소자와 같은 외부 데이터 라인을 입력으로 하는 제 2 소자(280)로 구성되어 있다.

상기 제 1 소자(270)와 제 2 소자(280)는 외부 입력 라인과 출력 라인을 공유하여, 초기에 제어기로부터 전해진 선택 단자에 의하여 대기상태 또는 활성화 상태가 된다. 상기의 두 소자(270)(280)는 이중화되어 있으며, 하나의 소자가 활성화 상태라면 다른 소자는 대기 상태이다.

활성화된 소자는 계속하여 데이터를 처리한 후 출력을 내보내게 되는데, 와치 도그(230)가 활성화된 소자의 출력 데이터를 감시하게 된다. 즉, 이때 일정 시간동안 출력 데이터가 없을 경우, 와치 도그(230)는 제어기(210)로 인터럽트 신호를 보낸다.

즉, 상기 와치 도그(230)는 활성화된 소자로부터 일정 시간 동안 출력 데이터가 없는 경우, 상기 활성화된 소자에 장애가 발생한 것으로 판단하고, 인터럽트 신호를 발생시킨다.

상기 와치 도그(230)로부터 인터럽트 신호를 받으면, 제어기(210)는 활성화된 소자에 장애가 발생한 것으로 판단하고, 래치(220)로 연결된 칩 선택 단자를 하이(high) 또는 로우(low)로 선택하여, 래치(220)가 초기의 데이터와 반대의 데이터를 보내도록 한다.

만일 래치(220)로 입력된 데이터가 하이 상태의 데이터였다면, 제어기(210)에 의하여 래치(220)의 선택 입력이 들어올 때, 반전 게이트(240)에 의하여 상기 제 1 앤드 게이트(250)로 '0'이 전해진다. 그러면 제 1 소자(270)의 선택 단자로 '0'이 전해지므로 제 1 소자(270)는 디세이블된다.

반대로, 상기 제 2 앤드 게이트(260)로는 '1'이 전해지므로 제 2 소자(280)의 선택 단자로는 '1'이 전해져서 제 2 소자(280)는 이네이블된다. 이 경우, 제 2 소자(280)는 활성화 상태가 되고, 제 1 소자(270)는 대기 상태가 된다.

만일 래치(220)로 입력된 데이터가 로우 상태의 데이터였다면, 제어기(210)에 의하여 래치(220)의 선택 입력이 들어올 때, 반전 게이트(240)에 의하여 상기 제 1 앤드 게이트(250)로 '1'이 전해진다. 그러면 제 1 소자(270)의 선택 단자로 '1'이 전해지므로 제 1 소자(270)는 이네이블된다.

반대로, 상기 제 2 앤드 게이트(260)로는 '0'이 전해지므로 제 2 소자(280)의 선택 단자로는 '0'이 전해져서 제 2 소자(280)는 디세이블된다. 이 경우, 제 1 소자(270)는 활성화 상태가 되고 제 2 소자(280)는 대기 상태가 된다.

상기와 같은 과정을 통하여, 활성화되었던 소자에서 이상이 발생하게 되면 와치 도그(230)와 제어기(210) 및 래치(220)에 의하여 반전된 데이터가 전달되어 활성화 상태의 소자는 대기 상태로 전환되며, 대기 상태의 소자가 활성화로 전환된다.

그러므로 상기와 같은 와치 도그(230) 및 제어기(210)의 동작에 의하여 송수신기 주 제어 보드에서는 언제나 정상적인 소자가 구동될 수 있다. 즉, 어느 한 소자에서 장애가 발생하더라도 송수신기는 언제나 정상적인 데이터 출력을 계속해서 내보낼 수 있게 된다.

상기의 소자는 송수신기 주 제어 보드내에서 장애가 발생하기 쉬우며 장애가 발생한 경우 그 피해가 심각한 소자, 예를 들어 구동 칩(dirver chip)이나 직렬 제어기(serial controller)가 될 수 있다.

상기와 같이 구성된 회로에 제 1 소자 및 제 2 소자로서 구동 칩을 2개 구성해 놓고, 하나의 구동 칩에 장애가 발생한 경우 와치 도그와 제어기의 동작에 의하여 대기 상태의 다른 구동 칩이 바로 이어서 동작할 수 있도록 한다.

즉 상기와 같은 이중화 회로를 사용하여, 송수신기 주 제어 보드 내의 구동 칩에 문제가 발생한 경우에도 다른 하나의 구동 칩을 사용할 수 있다. 상기의 회로는 송수신기 주 제어 보드 내의 직렬 제어기 및 여타의 시스템 내에서 중요한 동작을 수행하는 다른 소자에 대해서도 응용 가능하다.

상기와 같이 동작하는 본 발명은,

한 장의 보드내에 두 개의 소자를 구성함으로써 두 개의 보드를 구성한 것과 같은 이중화의 효과를 얻으므로, 추가의 보드를 구성해야만 하는 종래의 기술보다 시스템의 단가를 훨씬 감소시킬 수 있다.

또한, 시스템의 크기가 중요한 결정 인자인 마이크로 셀 시스템에서 한 장의 보드 만으로 시스템의 안정성을 높일 수 있다는 효과를 얻을 수 있다.

Claims (6)

1. (정정)전기적으로 동작하며 외부 데이터라인을 입력으로 하여 구동되고 입력 및 출력 데이터 라인을 공유하는 이중화된 제 1 및 제 2 소자를 포함하는 시스템에 있어서,

   상기 제 1 및 제 2 소자를 감시하여 일정 시간동안 출력 데이터가 없을 경우 인터럽트 신호를 발생시키는 와치 도그(watch dog)와;

   상기인터럽트 신호가 발생되면칩 선택 단자를 '1'로출력하는 제어기;

   상기 제어기에 의하여상기 칩 선택 단자가 '1'로 출력된 경우, 외부의 입력 데이터 라인을 출력으로 내보내는 래치(latch);

   상기 래치의 출력을 입력으로 하는 반전 게이트;

   상기 반전 게이트의 출력 및 전원을 입력으로 하여 상기 제 1 소자를 이네이블시키는제 1앤드 게이트; 및

   상기 래치의 출력 및 전원을 입력으로 하여 상기 제 2 소자를 이네이블시키는제 2앤드 게이트를 포함하여 구성된 것을 특징으로 하는, 시스템의 주요 소자를 위한 이중화 회로.
2. (정정)제 1 항에 있어서, 상기제 1 및 제 2소자는,

   직렬 통신을 통하여 서로간의 실장 상태 및 동작 상태 등을 서로간에 교환하는 것을 특징으로 하는, 시스템의 주요 소자를 위한 이중화 회로.
3. (정정)제2항에 있어서, 상기제 1 및 제 2소자는,

   하나의 소자가 활성화 상태이면 다른 소자는 대기 상태임을 특징으로 하는, 시스템의 주요 소자를 위한 이중화 회로.
4. (삭제)
5. (정정)제 1 항 내지제3항가운데 어느 한 항에 있어서, 상기제 1 및 제 2소자는,

   기지국 시스템에서 송수신기 주 제어 보드내의 구동 칩임을 특징으로 하는, 시스템의 주요 소자를 위한 이중화 회로.
6. (정정)제 1 항 내지제3항가운데 어느 한 항에 있어서, 상기제 1 및 제 2소자는,

   기지국 시스템에서 송수신기 주 제어 보드내의 직렬 제어기임을 특징으로 하는, 시스템의 주요 소자를 위한 이중화 회로.

Images