KR100259853B1 - 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법 - Google Patents

고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법 Download PDF

Info

Publication number
KR100259853B1
KR100259853B1 KR1019970078998A KR19970078998A KR100259853B1 KR 100259853 B1 KR100259853 B1 KR 100259853B1 KR 1019970078998 A KR1019970078998 A KR 1019970078998A KR 19970078998 A KR19970078998 A KR 19970078998A KR 100259853 B1 KR100259853 B1 KR 100259853B1
Authority
KR
South Korea
Prior art keywords
module
active
standby
signal
modules
Prior art date
Application number
KR1019970078998A
Other languages
English (en)
Other versions
KR19990058824A (ko
Inventor
김재섭
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970078998A priority Critical patent/KR100259853B1/ko
Publication of KR19990058824A publication Critical patent/KR19990058824A/ko
Application granted granted Critical
Publication of KR100259853B1 publication Critical patent/KR100259853B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 고속 페이징 시스템을 위한 엔코딩 모듈의 이중화 장치 및 방법에 관한 것으로서, 특히 고속 페이징 시스템의 엔코딩 모듈 모듈인 고속 네트워크 동시방송 제어기 모듈을 이중화하기 위하여 구현되는 예비 모듈에 대하여 제어하고, 두 개의 모듈이 활성/대기 개념으로 적절히 동작하도록 절체하는 장치 및 방법에 관한 것이다.
본 발명에 의한 모듈간의 호 데이터 송신은, 활성 모듈과 대기 모듈간에 SCSI 버스를 이용한 통신 방식을 사용하여 순간적인 모듈간의 절체시 호 손실이 발생하지 않도록 한다.
본 발명에 의한 모듈 상태 발생 및 검출은 모듈의 상태를 감지하여 상태 신호를 발생시키는 제 1 단계와; 모듈의 내부 클럭을 모듈의 CPU 및 주요 소자로 통과시키는 제 2 단계; 상기 제 1 단계의 상태 신호와 상기 제 2 단계의 주요 소자를 통과한 클럭 신호를 AND하는 제 3 단계; 및 상기 AND된 신호를 통해 모듈의 장애 여부를 감지하는 제 4 단계를 포함하여, 보드의 상태를 포함한 모듈의 상태를 정밀하게 판단한다.
또한 본 발명에 의한 절체 명령의 절체 프로토콜은 V.54의 루프백 절차의 기준 일부를 사용하여 정확한 절체 프로토콜을 수행하도록 한다.

Description

고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법
본 발명은 고속 페이징 시스템(High Speed Paging System) 엔코딩 모듈(Encoding Modul)의 이중화(Duplication) 장치 및 방법에 관한 것으로서, 특히 고속 페이징 시스템의 엔코딩 모듈 모듈인 고속 네트워크 동시방송 제어기(High speed Network Simulcasting Controller: HNSC) 모듈을 이중화하기 위하여 구현되는 예비 모듈(Redundancy Module)에 대하여 제어하고, 두 개의 모듈이 활성(Active)/대기(Standby) 개념으로 적절히 동작하도록 절체하는 장치 및 방법에 관한 것이다.
페이징 시스템(Paging System)이란 페이저(Pager)에 무선으로 각종 호출 서비스를 제공하는 시스템으로서, 할당된 영역인 셀(Cell)마다 기지국(Site)을 두어 호출하기 위한 호 데이터를 페이징 터미널로부터 수신하여 해당 영역의 페이저로 무선 호출 신호를 송출하게 된다.
각 기지국들은 무선 호출 신호를 위한 호데이터를 동시에 송출해야 하는데 그 이유는 기지국 셀 영역이 중첩된 영역에 존재하는 페이저 단말기가 동일한 페이징 호를 여러 번 수신하게 되는 것을 방지하기 위해서이다.
일반적인 페이징 시스템은 가입자로부터 받은 정보를 바탕으로 호데이터를 생성시키는 터미널 부분과, 이 호데이터를 터미널로부터 수신하여 해당 페이저로 무선주파수를 발사하는 기지국 부분으로 나눌 수 있다.
여기서 기지국 부분은, 다시 터미널로부터 호데이터를 수신하여 사용중인 프로토콜에 맞게 조합한 뒤, 호데이터의 동시 송출을 위하여 GPS 수신기로부터 받은 절대 시간 정보(기준 클럭 신호) 등에 의하여 동기를 맞춰 송신기로 보내는 송신기 제어기 부분과; 제어기로부터 호데이터를 수신하여 무선주파수로 변조한 뒤 해당 페이저로 발사하는 송신기 부분으로 나눌 수 있다.
종래 기술에 의한 고속 페이징 시스템에서 사용되는 엔코딩 모듈은 이중화되어 있는 모듈간에 호 데이터를 송수신한다. 상기 엔코딩 모듈은 RS422 정합에 의한 300Kbps 직렬 통신(Serial Communication)으로 활성/대기 모듈간의 호 데이터, 데이터베이스 또는 파라미터(Parameter) 변화 등에 대한 데이터를 동일하게 유지한다.
상기 이중화되어 있는 엔코딩 모듈의 상태를 감시하는 보드의 상태를 확인하는 방법은 다음과 같다. 발진기(Oscillator)에서 출력되는 클럭을 특정한 PLSI(Programable Large Scale Intergration) 내부 로직(Logic)을 이용하여 분주한후, 300Hz 클럭을 예비 모듈(Redundancy Module: RM) 절체 제어부로 송신한다. 절체 제어부에서는 해당 신호를 검출하여 300Hz 클럭이 정확하게 입력되면, 모듈 상태를 감시하는 보드가 정상이라고 판단한다.
종래 기술에서, 절체를 원하는 모듈이 절체 명령을 내린 경우 절체 프로토콜은 다음과 같다. 절체를 원하는 모듈에서 절체 요구 명령을 내리면 노멀 'high'에서 'low'로 상태가 천이된다. 이때 약 120ms 정도 'low'를 유지한 후 'high'로 올라간다. 절체 제어부에서 이러한 상태 천이 신호를 수신하면 똑같은 신호를 응답으로 보낸다. 절체를 원하는 모듈은 이 신호를 수신하면 절체 확인 신호를 보내고, 절체 제어부에서 수행하는 절차대로 절체를 실행한다.
그러나 상기와 같은 모듈간 호 데이터 송수신 방법에서는, 고속 페이징 시스템의 엔코딩 모듈이 최대 8개의 TNPP 채널로부터 입력되는 호 데이터를 동일하게 처리하도록 상대 모듈로 전송한다. 따라서 RS422 정합에 의한 300Kbps 직렬 통신으로는 전송속도가 충분하지 못하므로 전송 속도를 높일 필요가 있다.
종래 기술에 의한 모듈 상태 발생 및 검출 회로에서는, 발진기에서 출력되는 클럭을 특정한 PLSI 내부 로직을 이용하여 분주한 후, 300Hz 클럭을 예비 모듈 절체 제어부로 송신한다. 절체 제어부는 이 신호를 검출하여 300Hz 클럭이 정확히 입력되었으면 모듈 상태를 감시하는 보드가 정상이라고 판단한다. 그러나 위와 같이 판정하는 경우, 모듈을 제어하는데 있어서 중요한 역할을 수행하는 중앙 제어 장치(CPU)와 2개의 PLSI 중 나머지 1개의 장애에 대해서는 감지하지 못한다.
마지막으로 절체 명령에 의한 절체 프로토콜에 있어서, 절체 제어부에서는 절체를 원하는 모듈로부터 간단한 신호를 수신하면 절체 명령을 수신한 것을 간주하여 절체를 진행한다. 그러나 선로 잡음이 심한 곳에서는 잡음에 대하여 취약하다는 문제점을 가진다.
따라서 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 두 모듈간에 SCSI(Small Computer System Interface) 버스를 이용하여 호 데이터를 송수신하며, 발진기의 출력 클럭이 중앙 처리 장치와 2개의 PLSI를 모두 거치게 함으로써 보드의 모든 소자에 대한 장애를 감지하게 하고, V.54의 루프백 절차의 기준 일부를 절체 명령에 의한 절체 프로토콜로 설정하여 명확하게 절체 프로토콜을 수행할 수 있도록 구성한 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명에 의한 HNSC 모듈의 이중화 구조.
도 2 는 본 발명에 의한 모듈의 상태 감시 및 검출 회로의 블럭도.
도 3 은 본 발명에 의한 절체 요구 신호의 타이밍도.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : CPU 200 : 발진기
300 : 로직1 400 : 로직2
500 : AND 회로 600 : 상태 검출 회로
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 바람직한 일 실시예는,
활성 모듈과;
상기 활성 모듈과 SCSI 버스를 통해 연결되어 있으며, 상기 활성 모듈에 장애가 발생한 경우에 사용되는 대기 모듈; 및
상기 활성 모듈과 대기 모듈에 각각 연결되어 있으며 상기 활성 모듈과 대기 모듈의 활성/대기 상태 절체를 수행하는 예비 모듈을 포함한다.
본 발명에 있어서, 상기 활성 모듈과 대기 모듈은 SCSI 정합이 가능한 보드를 사용하여 서로간의 데이터를 동일하게 유지하는 것이 바람직하며,
상기 활성 모듈과 대기 모듈은 고속 페이징 시스템을 위한 엔코딩 모듈인 것이 바람직하며,
상기 SCSI 버스는 상기 활성 모듈과 대기 모듈에서 처리되는 호 데이터를 송수신하는데 사용되는 것이 바람직하며,
상기 SCSI 버스는 10Mbps의 속도로 데이터를 전달하는 것이 바람직하며,
상기 예비 모듈은 상기 활성 모듈 및 대기 모듈과 각각 RS-232C로 정합되는 것이 바람직하며,
상기 예비 모듈은 상기 활성 모듈 및 대기 모듈의 상태 및 클럭 상태를 감지하여 두 모듈간의 절체를 수행하는 것이 바람직하며,
본 발명의 바람직한 제 2 의 실시예는, 이중화 되어 있는 활성 모듈과 대기 모듈에 있어서,
모듈의 상태를 감지하여 상태 신호를 발생시키는 제 1 단계와;
모듈의 내부 클럭을 모듈의 CPU 및 주요 소자로 통과시키는 제 2 단계;
상기 제 1 단계의 상태 신호와 상기 제 2 단계의 주요 소자를 통과한 클럭 신호를 AND하는 제 3 단계; 및
상기 AND된 신호를 통해 모듈의 장애 여부를 감지하는 제 4 단계를 포함한다.
본 발명에 있어서, 상기 제 1 단계는, 모듈의 상태에 이상이 없으면 노멀 high 신호를 발생시키는 것이 바람직하다.
본 발명의 바람직한 제 3 의 실시예는, 이중화 되어 있는 활성 모듈과 대기 모듈 및 상기 활성과 대기 모듈의 절체를 수행하는 예비 모듈에 있어서,
상기 활성 또는 대기 모듈에서, 일정 주기의 high와 low 상태를 반복하는 절체 요구 신호를 예비 모듈로 보내는 제 1 단계와;
예비 모듈에서 절체 요구 신호를 감지하여, 절체 응답 신호를 다시 활성 또는 대기 모듈로 피드백하는 제 2 단계;
활성 또는 대기 모듈에서 절체 응답 신호를 감지하여, 처음에 보냈던 절체 요구 신호와 동일하면, 예비 모듈로 절체 명령 신호를 보내는 제 3 단계를 포함한다.
본 발명에 있어서, 상기 제 2 단계는, 예비 모듈은 상기 절체 요구 신호를 카운팅하여 절체 응답 신호를 생성하는 것이 바람직하다.
본 발명은 고속 페이징 시스템을 위한 엔코딩 모듈을 이중화하는 방법에 있어서, 두 모듈간의 데이터 전송은 SCSI 버스를 이용한 통신 방식을 사용한다.
각 모듈의 상태를 판정하고 검출하기 위하여, 내부 클럭 발진기의 출력 신호(19.6608MHz)를 CPU의 외부 클럭으로 입력한 다음, CPU의 직렬 통신 제어기(Serial Communication Controller: SCC) 클럭을 통해 출력되는 클럭을 통해 보드의 상태를 판정한다. 그 다음 모듈의 상태를 감지하여 위에서 출력한 클럭과 논리 곱을 취함으로써, 보드의 상태를 포함한 모듈의 상태를 정밀하게 판단한다.
또한 모듈의 절체 명령에 의한 절체 프로토콜은, V.54에 의한 루프백 절차의 기준 일부를 프로토콜로 설정하여 정확한 절체 프로토콜을 수행할 수 있게 한다.
도 1 은 본 발명에 의한 HNSC 모듈의 이중화 구조를 나타낸 것이다. 도시된 바와 같이, 각 HNSC 모듈은 NSCB-H(Network Simulcast Controller System Controller Board - High speed)와, 공통 메모리(Common MEMmory: CMEM) 보드, NMPB(Network Simulcast Controller Multiplexing Board), TNPP(Telocate Network Paging Protocol), GPCB(Global Positioning System Receiver Control Board), OICB(Operation Management Center Interface and Control Board), RICB(Redundancy Module Interface and Control Board) 및 전원을 포함하여 구성된다.
아래위의 두 모듈은 예비 모듈을 통하여 활성/대기로 동작한다. 만일 활성 모듈에 이상이 있으면 예비 모듈 정합 및 제어 보드(RICB)에서 그 상태를 검출하여 예비 모듈로 전송한다. 그러면 예비 모듈은 두 모듈의 활성/대기 상태를 절체한다. 도면을 참조하여 본 발명의 동작에 대하여 상세히 설명하면 다음과 같다.
도 1 에 나타낸 예비 모듈을 통해 입력된 호 데이터는, 활성 모듈뿐만 아니라 대기 모듈에서도 동일하게 처리되어야 한다. 이것은 순간적인 모듈간의 절체가 이루어지더라도 호 손실이 일어나지 않도록 하기 위함이다. 따라서 활성 모듈과 대기 모듈은 SCSI 버스 정합이 가능한 보드를 이용하여 10Mbps 속도로 통신함으로써, 많은 양의 호 데이터를 신속히 주고받을 수 있도록 한다.
활성과 대기의 두 모듈은 서로간에 장애 상태 여부를 감지하여 상태의 절체를 수행한다. 서로간의 상태를 감지하기 위해서는 두 모듈의 클럭과 보드 상태 정보를 사용한다. 도 2 는 본 발명에 의한 모듈의 상태 감시 및 검출 회로의 블럭도를 나타낸 것이다. 도 2 에 나타낸 상태 감시부는 엔코딩 모듈인 HNSC의 RICB에 위치해 있다. 상태 감시부는 HNSC의 RICB와 RS-232C로 정합된다. 상태 감시부에서 감지한 상태 신호는 예비 모듈의 제어부로 송출되며, 이 신호는 다시 상태 검출부로 입력되어, 자동으로 절체가 이루어지도록 한다.
예비 모듈 정합 및 제어 보드(RICB)의 CPU(100)는 HNSC의 상태에 이상이 없으면 노멀 high 신호를 AND 회로(500)로 보낸다. 또한 RICB의 내부 클럭도 CPU(100)과 로직1(300), 로직2(400)를 거쳐 AND 회로(500)에 입력된다. 만일 모듈의 상태가 정상인 경우 두 신호의 출력은 로직2(400)의 출력인 150Hz의 형태로 나타난다. 어느 한 모듈에 이상이 있으면 출력은 low 상태를 유지한다. 그러므로 상태 검출회로는 150Hz의 신호를 검출하지 못하여 두 모듈중의 하나에 이상이 있음을 판별한다.
절체가 필요한 경우, 활성/대기 상태의 두 모듈은 RICB를 통하여 예비 모듈에 일련의 절체 명령을 내려 절체를 수행한다. 각 모듈은 CPU(100)의 타이머를 구동하여 절체 요구 신호를 예비 모듈로 송신한다. 도 3 은 본 발명에 의한 절체 요구 신호의 타이밍도를 나타낸 것이다. 도 3 의 (가)와 같이, CPU(100)은 일정 주기로 low와 high를 반복하는 절체 요구 신호를 보낸다. 그러면 예비 모듈에서는 절체 요구 신호를 카운팅하면서 다시 이 신호를 RICB로 피드백하여, 도 3 의 (나)와 같은 절체 요구 신호를 감지했음을 알린다. RICB는 도 3 의 (다)와 같은 절체 응답 신호를 감지한다. 감지된 절체 응답 신호가 자신이 보낸 신호와 일치하면, 예비 모듈로 도 3 의 (라)와 같은 절체 명령 신호를 내린다. 상기와 같은 과정을 통해서 절체 명령을 보다 정확하게 수행시킬 수 있다.
상기한 바와 같이 동작하는 본 발명은, 고속 페이징 시스템에서 가입자 호출을 위해 사용되는 중요한 엔코딩 모듈인 고속 네트워크 동시방송 제어 모듈을 이중화할 때, 이중화된 모듈이 서로간에 상태 정보를 주고 받으며 서로의 상태를 정확히 감지하고 검출하여 안정된 절체 명령을 수행할 수 있도록 한다. 결과적으로 안정적인 이중화를 구현한다.

Claims (11)

  1. 활성 모듈과;
    상기 활성 모듈과 SCSI 버스를 통해 연결되어 있으며, 상기 활성 모듈에 장애가 발생한 경우에 사용되는 대기 모듈; 및
    상기 활성 모듈과 대기 모듈에 각각 연결되어 있으며 상기 활성 모듈과 대기 모듈의 활성/대기 상태 절체를 수행하는 예비 모듈을 포함하는, 고속 페이징 시스템 엔코딩 모듈의 이중화 장치.
  2. 제 1 항에 있어서, 상기 활성 모듈과 대기 모듈은 SCSI 정합이 가능한 보드를 사용하여 서로간의 데이터를 동일하게 유지하는, 고속 페이징 시스템 엔코딩 모듈의 이중화 장치.
  3. 제 1 항에 있어서, 상기 활성 모듈과 대기 모듈은 고속 페이징 시스템을 위한 엔코딩 모듈인, 고속 페이징 시스템 엔코딩 모듈의 이중화 장치.
  4. 제 1 항에 있어서, 상기 SCSI 버스는 상기 활성 모듈과 대기 모듈에서 처리되는 호 데이터를 송수신하는데 사용되는, 고속 페이징 시스템 엔코딩 모듈의 이중화 장치.
  5. 제 1 항에 있어서, 상기 SCSI 버스는 10Mbps의 속도로 데이터를 전달하는, 고속 페이징 시스템 엔코딩 모듈의 이중화 장치.
  6. 제 1 항에 있어서, 상기 예비 모듈은 상기 활성 모듈 및 대기 모듈과 각각 RS-232C로 정합되는, 고속 페이징 시스템 엔코딩 모듈의 이중화 장치.
  7. 제 1 항에 있어서, 상기 예비 모듈은 상기 활성 모듈 및 대기 모듈의 상태 및 클럭 상태를 감지하여 두 모듈간의 절체를 수행하는, 고속 페이징 시스템 엔코딩 모듈의 이중화 장치.
  8. 이중화 되어 있는 활성 모듈과 대기 모듈에 있어서,
    모듈의 상태를 감지하여 상태 신호를 발생시키는 제 1 단계와;
    모듈의 내부 클럭을 모듈의 CPU 및 주요 소자로 통과시키는 제 2 단계;
    상기 제 1 단계의 상태 신호와 상기 제 2 단계의 주요 소자를 통과한 클럭 신호를 AND하는 제 3 단계; 및
    상기 AND된 신호를 통해 모듈의 장애 여부를 감지하는 제 4 단계를 포함하는, 고속 페이징 시스템 엔코딩 모듈의 이중화 방법.
  9. 제 8 항에 있어서, 상기 제 1 단계는, 모듈의 상태에 이상이 없으면 노멀 high 신호를 발생시키는, 고속 페이징 시스템 엔코딩 모듈의 이중화 방법.
  10. 이중화 되어 있는 활성 모듈과 대기 모듈 및 상기 활성과 대기 모듈의 절체를 수행하는 예비 모듈에 있어서,
    상기 활성 또는 대기 모듈에서, 일정 주기의 high와 low 상태를 반복하는 절체 요구 신호를 예비 모듈로 보내는 제 1 단계와;
    예비 모듈에서 절체 요구 신호를 감지하여, 절체 응답 신호를 다시 활성 또는 대기 모듈로 피드백하는 제 2 단계;
    활성 또는 대기 모듈에서 절체 응답 신호를 감지하여, 처음에 보냈던 절체 요구 신호와 동일하면, 예비 모듈로 절체 명령 신호를 보내는 제 3 단계를 포함하는, 고속 페이징 시스템 엔코딩 모듈의 이중화 방법.
  11. 제 10 항에 있어서, 상기 제 2 단계는, 예비 모듈은 상기 절체 요구 신호를 카운팅하여 절체 응답 신호를 생성하는, 고속 페이징 시스템 엔코딩 모듈의 이중화 방법.
KR1019970078998A 1997-12-30 1997-12-30 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법 KR100259853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078998A KR100259853B1 (ko) 1997-12-30 1997-12-30 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078998A KR100259853B1 (ko) 1997-12-30 1997-12-30 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990058824A KR19990058824A (ko) 1999-07-26
KR100259853B1 true KR100259853B1 (ko) 2000-06-15

Family

ID=19529987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078998A KR100259853B1 (ko) 1997-12-30 1997-12-30 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100259853B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759216B1 (ko) * 2005-10-31 2007-09-14 에스케이 텔레콤주식회사 방송 컨텐츠 축적 시스템 및 방법

Also Published As

Publication number Publication date
KR19990058824A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
EP0102059B1 (en) Data transmission device for loop transmission system
KR100259853B1 (ko) 고속 페이징 시스템 엔코딩 모듈의 이중화 장치 및 방법
US6590864B1 (en) Protection switching using standby system for transmission of line status signals
JP2677693B2 (ja) コンピュータネットワークの監視方法
KR100418964B1 (ko) 피시아이 시스템 이중화 장치
WO2001015389A1 (fr) Procede de reglage d'horloge, dispositif de communication utilisant ce procede et systeme de communication
JPH08163162A (ja) ループ式データ伝送装置
KR100202979B1 (ko) 전전자 교환기에서 프로세서간 통신을 제어하기 위한 엠버스 절제 장치
JPH11284551A (ja) 複数の送信器から単一の受信器への単方向通信方法
JPH11275063A (ja) デジタル伝送装置
JP2606144B2 (ja) 二重化装置
JPS5842337A (ja) ル−プ伝送システム
JP3116476B2 (ja) 二重化切替え方式
KR20000028137A (ko) 이동통신 시스템에서 기지국의 이중화 관리 장치 및 그 동작 변경 방법
JPS622746A (ja) オンラインシステム
JPH0669926A (ja) 相互監視システム
JPH0486133A (ja) 二重化データリンクのスタンバイリンク同期検出方式
JPS6148249A (ja) 回線切替装置
JPH0716193B2 (ja) 変復調装置のパワ−オフ検出方式
KR19990054742A (ko) 페이징 시스템 기지국 제어 장치의 지피에스 수신기 이중화방법 및 장치
JPS6251013B2 (ko)
JPS58206269A (ja) 外部監視方式
JPH07154302A (ja) 伝送路切替装置
JPH04341028A (ja) 伝送装置
JPS61284134A (ja) 伝送システムの障害情報転送方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee