JPH02230440A - プログラムメモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のプログラムメモリを有したマイクロプ
ロセッサシステムのプログラムメモリ制御回路に関する
。

〔従来の技術〕

複数のプログラムメモリを有したマイクロプロセッサシ
ステムにおいては、マイクロプロセッサシステムのアド
レス空間はプログラムメモリのアドレス空間により定ま
っていた。これは、プログラムメモリは一般に互いに独
立したプログラムが書き込まれ、読み出し可能で書き換
え不可能なものであるからである。

従って、プログラムメモリのアドレス空間は、共通の同
一アドレス空間にマッピングすることができず、それぞ
れ専用のアドレス空間にマッピングされていた。

〔発明が解決しようとする課題〕

ところが、上述した従来のものでは、それぞれのプログ
ラムメモリが専用のアドレス空間を持っているので、各
々のプログラムメモリの容量の総和を全アドレス空間中
にプログラムメモリ領域として確保しなければならなか
った。

〔課題を解決するための手段〕

本発明は、複数のプログラムメモリの各々のアドレス空
間を共通のアドレス空間に割り当て、その共通のアドレ
ス空間をアクティブにするための許可信号を出力するア
ドレスデコーダと、複数のプログラムメモリのうち、マ
イクロプロセッサを制御するためのプログラムメモリを
選択するだめのモード信号を出力するレジスタと、アド
レスデコーダの許可信号とレジスタのモード信号とに基
づいて特定されたプログラムメモリの内容を読み出すプ
ログラムメモリ選択回路と、レジスクにプ四グラムメモ
リ選択のためのデータを書き込むたびにマイクロプロセ
ッサをリセットするためのワンショット回路とを備えた
ことを特徴とする。

〔作用〕

これにより、共通のアドレス空間に複数のプロクラムメ
モリを割り当て、特定のプログラムメモリによりマイク
ロプロセッサが制御されているときは、他のプログラム
メモリの接続を阻止すると共に、他のプログラムメモリ
によりマイクロプロセッサを制御しようとするときは、
ワンショット回路にてマイクロプロセッサをリセットし
てその切り替えを行う。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第１図は本発明の一実施例のプログラムメモリ制御回路
のブロック図である。マイクロプロセッサ１１のアドレ
スバス１２には、読み出し可能で書き換え不可能な主プ
ログラムメモリ１３と複数個の副プログラムメモ’Ｊ１
４ａ〜１４ｎの入力部が接続され、またマイクロプロセ
ッサ１１のデータバス１５には、主プログラムメモリ１
３と複数個の副プログラムメモ！Ｊ１４ａ〜１４ｎの出
力部が接続される。

アドレスデコーダ１６は、マイクロプロセッサ１１のア
ドレスバス１２を介して入力されるアドレス信号ａを人
力として、主プログラムメモリ１２のアドレス空間内で
アクティブになるプログラムメモリ選択許可信号ｄを出
力する。

レジスタ１８は、マイクロプロセッサ１１のデータバス
１５のデータパス信号ｂと、コントロールパス１７のコ
ントロール信号Ｃを入力とし、これらの信号に基づいて
主プログラムメモリ１３でマイクロプロセッサ１１を制
御ずるモードにずる主モード信号ｅと、各々の副プログ
ラムメモリ１４ａ〜１４ηでマイクロプロセッサ１１を
制御するモードにする副モード信号ｆａ−ｆｈ　のうち
いずれかを出力する。

そして、プログラムメモリ選択回路１９は、アドレステ
゛コーダ１６の出力であるプログラムメモリ選択許可信
号ｄと、レジスタ１８の出力である主モード信号ｅと、
各々の副モード信号ｆ８　〜ｆ。のうちいずれかの信号
に基づいて、主プログラムメモリ１３および各々の副プ
ログラムメモリ１４ａ〜１４ｎのうちいずれかのプログ
ラムメモリを選択する。すなわち、プログラムメモリ選
択許可信号ｄが、アクティブであり、かつ主モード信号
ｅがアクティブならば、主プログラムメモリ読出信号ｇ
をアクティブにして出力する。一方、プログラムメモリ
選択許可信号ｄがアクティブであり、かつ副モード信号
ｆ８　〜ｆ，，がアクティブならば、各々該当する副プ
ログラムメモＩＪ　１　４　ａ〜１４ηの読出信号ｈａ
−ｈ＋，をアクティブにして出力する。そのため、予め
レジスタ１８には主モードにするか、副モードにするか
の情報をセットしておくことになる。この情報のセット
は、マイクロプロセッサ１１からのデータの書き込みに
より行われる。すなわち、コントロール信号Ｃによりそ
の動作が行われ、またそのレジスク１８にデータを書き
込むマイクロプロセッサ１１のコントロール信号Ｃは、
ワンショット回路２０の人力部にも入力されて、レジス
ク１８にデータを書き込むと必ずマイクロプロセッサ１
１をリセノトずるリセント信号１を出力ずる。これによ
り、新たなプログラムメモリが選択されても、マイクロ
プロセッサ１１は円滑に動作可能となる。

次に、副プログラムメモリ１４が１個の場合についての
動作を第２図を参照して説明する。電源投入時には、自
動的に主モードがセットされるようにレジスク１８を構
成しておく。従って、電源投入直後は、主プログラムメ
モリ１３によってマイクロプロセッサ１１が制御される
ことになる。

その後、レジスタ１８に副モードとなるようにデータを
セットすれば、マイクロプロセッサ１１はリセットされ
、電源投入時と同じアドレスからスタートする。この場
合、副モードが選択されているので、主プログラムメモ
リ１３は選択されず、副プログラムメモリ１４が選択さ
れる。つまり、．ＥＩＥ７’ログラムメモリ１３のアド
レス領域をそっくり副プログラムメモリ１４と入れ替え
たことになり、マイクロプロセッサ１１は副プログラム
メモリ１４によって牛Ｕ　？卸される。

なお、プログラムメモリが主副の２個である場合は、そ
の動作は以上述べた通りであるが、副プログラムメモリ
１４が複数個である場合も同様であることは言うまでも
ない。

〔発明の効果〕

以上説明したように本発明によれば、複数個のプログラ
ムメモリを切り替えによって同一アドレスで選択するよ
うにしているので、複数個のプロクラムメモリのために
１個分のメモリ空間を確保するだけでよいという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
副プログラムメモリが１個の場合の一実施例を示すブロ
ック図である。 １１・・・・・・マイクロプロセッサ、１２・・・・・
・アドレスバス、 １３・・・・・・主プログラムメモリ、１４ａ〜１４ｎ
・・・・・・副プログラムメモリ、１５・・・・・・デ
ータハス、 １６・・・・・・アドレスデコーダ、 １７・・・・・・コントロールバス １８・・・・・・レジスタ、 １９・・・・・・プログラムメモリ選択回路、２０・・
・・・・ワンショット回路。

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサを制御するための互いに独立したプ
   ログラムが書き込まれた読み出し可能で書き換え不可能
   な複数のプログラムメモリを有したマイクロプロセッサ
   システムのプログラムメモリ制御回路において、 前記複数のプログラムメモリの各々のアドレス空間を共
   通のアドレス空間に割り当て、その共通のアドレス空間
   をアクティブにするための許可信号を出力するアドレス
   デコーダと、 前記複数のプログラムメモリの一うち、前記マイクロプ
   ロセッサを制御するためのプログラムメモリを選択する
   ためのモード信号を出力するレジスタと、 前記アドレスデコーダの許可信号と前記レジスタのモー
   ド信号とに基づいて特定されたプログラムメモリの内容
   を読み出すプログラムメモリ選択回路と、 前記レジスタに前記プログラムメモリ選択のためのデー
   タを書き込むたびに、前記マイクロプロセッサをリセッ
   トするためのワンショット回路とを具備することを特徴
   とするプログラムメモリ制御回路。