JPS6329864A - システム構成制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、同一のハードウェアロジックに多種多様な入
出力方式及び処理形態が要求される情報処理システムに
用いて好適なシステム構成制御方式に関する。

（従来の技術） 情報処理システムにおいては、技術の急速な発展にとも
ない、同一ノ・−ドウエアをベースに多種多様な入出力
をサポートする必要性に迫られている。これらに対応す
るためにセントロニクスインタフェース、Ｒ８２３２Ｃ
インタフ工−ス等物理的なハードウェアインタフェース
の標準化が進められて来た。

ところが、物理的なハードウェアインタフェースが同一
であっても、デバイス個々に処理手順が違ったシ、機能
的には全く異なるデバイス、例えばシリアルプリンタと
ラインプリンタが同一のインタフェースに接続可能とい
った結果になるため、ソフトウェアやファームウェアは
どの様なデバイスが接続されているのかを識別するため
の手段が必要となる。

（発明が解決しようとする問題点） 従来は上記識別のためにスイッチ等のハードウェア手段
を用い行なっていたが、入出力デバイスの多様化に伴い
、ハードウェアロジックの占る物理的スペースが無視出
来々い状況になっていること、およびそれらのスイッチ
等を設定するための作業も複雑かつ難しくなって来てい
る。

本発明は上記事情に基づいてなされたものであシ、情報
処理システムの多様化に容易に対応出来る方式を提供す
ることにより、開発工期の短縮ハードウェアスペースの
削減を実現するシステム構成制御方式を提供することを
目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は、同一のハードウェアロジックに多稲多様な入
出力及び処理形態が要求される情報処理システムにおい
て、ＣＰＵ及び入出力コントローラの双方からアクセス
可能なメモリ空間上に配置され、入出力コントローラ毎
、そのシステム構成情報が書込まれ、これら情報をソフ
トウェア乃至はファームウェアが参照することによって
接続された入出力デバイスの識別ならびに処理手順を選
択する構成とした。

（作用） 本発明は上述した様に、従来スイッチによって指定して
いたシステム構成情報を、入出力コントローラ側に持た
せることなく、主メモリ上に格納されるこれらの情報は
、入出力コントローラ毎、独立したエリアに格納され、
この内容はＣＰＵ　、あるいは入出力コントローラから
アクセス出来る構造となっている。ＣＰＵがこれを参照
することによってシステム構成を認識出来る。

このことによシ、ハードウェアスペースの削減がはかれ
、且つ、拡張性に富んだレステム構築をはかることが出
来る。

（実施例） 以下、図面を使用して本発明実施例について詳細に説明
する。第１図は本発明が実現される情報処理システムの
構成例を示すブロック図である。

図において、１は演算制御部（ＣＰＵ）１．？は主記憶
装置３，４は複数の入出力デバイス互、互をＣＰＵ　１
からの指令によって制御する入出力コントローラであシ
、１個の入出力コントローラで異種の入出力デバイス、
更には複数の入出力デバイスを制御することも可能でち
る。７はシステムパスであυ、アドレス・データ・コン
トロールのためのラインが複数本から成る。上記ＣＰＵ
　Ｊ　、主メモリｌ、入出力コントローラ３，４は、こ
のシステムパス７を介して共通に接続される。

第２図は、第１図に示した主メモリｌの一部をマツプ状
に展開して示した図である。図中、２１は各入出力コン
トローラ３，４に対応したチャネル情報を格納するエリ
アであシ、コマンｒやスティタス情報が格納される。２
２は本発明で意図する特有のエリアであシ、各入出力コ
ントローラ３゜４に対応して設けられるシステムコンフ
ィグレーション（構成）情報である。

尚、第１図に点線で示したブロック８は、従来例におい
てシステム構成を指定する部分であって、第３図に示す
様に、スイッチ９とセレクタ１０により、ファームウェ
アあるいはソフトウェアからビジプルになっている。

以下、本発明実施例の動作について従来例と対比しなが
ら詳細に説明する。

まず、従来の情報処理システムにおいては、多様化する
各種入出力デバイスを識別するため、第１図に点線で示
す様に入出力コントローラ３，４内にスイッチ等を保有
していたものである。これらのスイッチ情報は第３図に
示す様にセレクタロジック１０を通してファームウェア
又はソフトウェアが読むことが出来る。従って、ファー
ムウェアあるいはソフトウェアは、これらのスイッチ情
報から入出力コントローラ３，４に接続されている入出
力デバイス互、互の属性、例えば種類やそのだめの処理
ファームウェアの選択を行うことが出来た。

しかしながら、入出力コントローラが多機能化すること
によシ、更には入出力デバイスの多様化が一段と進むに
つれスイッチ等によってファームウェア、ソフトウェア
に与えなければならない情報も増大することはいなめず
、これらのために費やされるハードウェアスペースも無
視出来ない量となって来ている。入出力コントローラボ
ードが複数枚で構成されるシステムにおいてはなおさら
である。本発明はこれらの問題を解決することを目的と
している。

第２図を用い本発明の詳細な説明する。図中、２１はＣ
ＰＵ　１から入出力コントローラ３，４に対する起動情
報等を格納するエリアであシ、ＣＰＵ　１と入出力コン
トローラ３，４のコミユニケージ、ンエリアとして使用
される。これらは従来システムと同じであるが、本発明
においては、従来、スイッチによって指定していた所の
コンフィグレーション情報を入出力コントローラ３，４
側にもたせるものではなく、第２図中、２２で示すよう
に主メモリｌ上に集中して格納することにある。もちろ
ん、主メモリｌ上に格納されるこれらの情報はチャネル
毎（入出力コントローラ毎）に独立したエリアに格納さ
れること、およびこれらのエリアはＣＰＵ　１からもア
クセス出来るし、入出力コントローラ３．４側からもア
クセス出来る構造になっている。

更に、これらのエリアはＲＯＭ　＠の半固定的なメモリ
で構成してもよいが、拡張性および再構成の容易さを実
現するため、再書き込み可能なＥ２ＦＲＯＭがよシ望ま
しい。

以上のことを考慮することにより、従来、入出力コント
ローラ毎に存在しでいたコンフィグレーションスイッチ
等を全て削除することが可能になること、更にはＥ２Ｆ
ＲＯＭを使うことによって容易にハードウェア構成を定
義出来ること、そして、コンフィグレーションエリアを
ある程度余裕をもって備えておくことによシ拡張性が容
易に実現出来る。又、物理的スペースが従来方式に比べ
て格段に小さくて済むこと等々、種々のメリットが得ら
れることになる。

尚、本発明は入出力コントローラへ適用する場合を例示
し、説明して来たが、ＣＰＵに関する多様性に対しても
上述のコンフィグレーションエリアにＣＰＵに関するエ
リアを充当することにより容易に実現可能である。

［発明の効果コ 以上説明の様に本発明に従えば以下に列挙する効果が得
られる。

（１）システムトータル的なハードウェアスペースを小
さく出来る。

（２）　　システム構成の変換が容易に出来る。

（３）　　システム構築の拡張性に富む。

（４）　　製造性の向上が実現出来る。

【図面の簡単な説明】 第１図は本発明が実現される情報処理システムの構成例
を示すブロック図、第２図は第１図における主メモリの
一部をマツプ状に展開して示した図、第３図は従来にお
けるシステム構成指定のためのスイッチ周辺の構成例を
示す図である。 １・・・ＣＰＵ、２・・・主メモリ、２１・・・チャネ
ルコマンドエリア、２２・・・コンフィグレーションエ
リア、３．４・・・入出力コントローラ。

Claims (2)

【特許請求の範囲】
1. （１）メモリと、このメモリを使用するＣＰＵならびに
   入出力コントローラがバスを介して接続されて成る情報
   処理システムにおいて、ＣＰＵ及び入出力コントローラ
   の双方からアクセス可能な上記メモリ空間上に配置され
   、入出力コントローラ毎、接続される入出力デバイスの
   属性情報が書込まれ、この情報を上記ＣＰＵが参照する
   ことによりシステム構成を識別することを特徴とするシ
   ステム構成制御方式。
2. （２）上記メモリにＥＰＲＯＭを用いシステム構成情報
   を書替え可とすることを特徴とする特許請求の範囲第１
   項記載のシステム構成制御方式。