JPH07104842B2 - 外部記憶装置の割込み制御方式 - Google Patents
外部記憶装置の割込み制御方式Info
- Publication number
- JPH07104842B2 JPH07104842B2 JP1050095A JP5009589A JPH07104842B2 JP H07104842 B2 JPH07104842 B2 JP H07104842B2 JP 1050095 A JP1050095 A JP 1050095A JP 5009589 A JP5009589 A JP 5009589A JP H07104842 B2 JPH07104842 B2 JP H07104842B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- event
- storage device
- external storage
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は主記憶装置と外部記憶装置のデータ転送に関
し、特に事象発生時の割込み方式に関する。
し、特に事象発生時の割込み方式に関する。
［従来の技術］ 従来、この種の外部記憶装置が接続される情報処理装置
では、外部記憶装置からのデータ転送命令の実行に伴な
い発生した内部エラーやインタフェースエラー及び命令
の実行と無関係に発生した外部記憶装置の電源のオンか
らオフ、オフからオンへの変化や電源異常、温度異常の
事象が報告されると、システム制御装置は事象の内容に
関わりなくプロセッサに割込みを行なうようになってい
た。
では、外部記憶装置からのデータ転送命令の実行に伴な
い発生した内部エラーやインタフェースエラー及び命令
の実行と無関係に発生した外部記憶装置の電源のオンか
らオフ、オフからオンへの変化や電源異常、温度異常の
事象が報告されると、システム制御装置は事象の内容に
関わりなくプロセッサに割込みを行なうようになってい
た。
［発明が解決しようとする課題］ 上述した従来の情報処理装置のシステム制御装置では、
外部記憶装置からの事象報告に対する割込みをその事象
の内容に関わりなく行なっている。従って、演算を高速
に実行する為に複数のプロセッサを接続したマルチプロ
セッサ構成の情報処理装置では、外部記憶装置からの事
象報告に対してすべてのプロセッサに割込みを発生する
ようになっているので、割込みを受け付けた各プロセッ
サがジョブを中断して割込み処理を行なうことになり、
オーバーヘッドが大きく、性能が低下するという欠点が
あった。
外部記憶装置からの事象報告に対する割込みをその事象
の内容に関わりなく行なっている。従って、演算を高速
に実行する為に複数のプロセッサを接続したマルチプロ
セッサ構成の情報処理装置では、外部記憶装置からの事
象報告に対してすべてのプロセッサに割込みを発生する
ようになっているので、割込みを受け付けた各プロセッ
サがジョブを中断して割込み処理を行なうことになり、
オーバーヘッドが大きく、性能が低下するという欠点が
あった。
［課題を解決するための手段］ 本発明による外部記憶装置の割込み制御方式は、 複数のプロセッサ、主記憶装置、及び外部記憶装置に接
続されたシステム制御装置において、 前記複数のプロセッサ中の１つからの前記主記憶装置と
前記外部記憶装置とのデータ転送リクエスト時、当該１
つのプロセッサを指示するリクエストプロセッサ番号を
保持するプロセッサ番号保持手段と、 前記複数のプロセッサの内、特定の１つのプロセッサを
指定し、該指示されたプロセッサを指示する指定された
プロセッサ番号を出力する特定プロセッサ指示手段と、 前記外部記憶装置から報告される事象が命令の実行に伴
って発生した同期事象か命令の実行とは無関係に発生し
た非同期事象かを判定する事象判定手段と、 該事象判定手段により前記外部記憶装置から報告される
事象が同期事象と判定された場合には、前記プロセッサ
番号保持手段に保持された前記リクエストプロセッサ番
号のプロセッサへ割込みを発生し、非同期事象と判定さ
れた場合には、前記特定プロセッサ指定手段が指定する
前記指定されたプロセッサ番号のプロセッサへ割込みを
発生するプロセッサ割込み発生手段とを有する。
続されたシステム制御装置において、 前記複数のプロセッサ中の１つからの前記主記憶装置と
前記外部記憶装置とのデータ転送リクエスト時、当該１
つのプロセッサを指示するリクエストプロセッサ番号を
保持するプロセッサ番号保持手段と、 前記複数のプロセッサの内、特定の１つのプロセッサを
指定し、該指示されたプロセッサを指示する指定された
プロセッサ番号を出力する特定プロセッサ指示手段と、 前記外部記憶装置から報告される事象が命令の実行に伴
って発生した同期事象か命令の実行とは無関係に発生し
た非同期事象かを判定する事象判定手段と、 該事象判定手段により前記外部記憶装置から報告される
事象が同期事象と判定された場合には、前記プロセッサ
番号保持手段に保持された前記リクエストプロセッサ番
号のプロセッサへ割込みを発生し、非同期事象と判定さ
れた場合には、前記特定プロセッサ指定手段が指定する
前記指定されたプロセッサ番号のプロセッサへ割込みを
発生するプロセッサ割込み発生手段とを有する。
［実施例］ 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例による外部記憶装置の割込み
制御方式が適用される情報処理装置の構成を示すブロッ
ク図である。
制御方式が適用される情報処理装置の構成を示すブロッ
ク図である。
システム制御装置１には、複数のプロセッサ２−０〜２
−３と、主記憶装置６と、外部記憶装置７が接続されて
いる。システム制御装置１は、プロセッサ２−０〜２−
３の各々から主記憶装置６と外部記憶装置７とのデータ
転送リクエストを受け付けるリクエスト制御回路10と、
リクエストを受け付けて処理中のプロセッサ番号を保持
する処理中プロセッサ番号レジスタ11と、システム制御
装置１に接続されているプロセッサを表示する診断装置
（図示せず）からダイナミックに書き換え可能なプロセ
ッサ構成表示レジスタ12と、プロセッサ構成表示レジス
タ12の値から最も番号の若いプロセッサの番号を出力す
る若番プロセッサ選択回路13と、外部記憶装置７から事
象の値を保持する事象ステータスレジスタ14と、事象ス
テータスレジスタ14の内容より外部記憶装置７から報告
された事象が命令の実行に伴って発生した同期事象か命
令の実行とは無関係に発生した非同期事象かを判定する
事象デコード回路15と、事象デコード回路15の出力によ
り処理中プロセッサ番号レジスタ11が指示するプロセッ
サか又は若番プロセッサ選択回路13が指示するプロセッ
サに割込み信号を発生する割込み発生回路16とから構成
されている。プロセッサ構成表示レジスタ12と若番プロ
セッサ選択回路13とで若番プロセッサ指示回路17が構成
されている。
−３と、主記憶装置６と、外部記憶装置７が接続されて
いる。システム制御装置１は、プロセッサ２−０〜２−
３の各々から主記憶装置６と外部記憶装置７とのデータ
転送リクエストを受け付けるリクエスト制御回路10と、
リクエストを受け付けて処理中のプロセッサ番号を保持
する処理中プロセッサ番号レジスタ11と、システム制御
装置１に接続されているプロセッサを表示する診断装置
（図示せず）からダイナミックに書き換え可能なプロセ
ッサ構成表示レジスタ12と、プロセッサ構成表示レジス
タ12の値から最も番号の若いプロセッサの番号を出力す
る若番プロセッサ選択回路13と、外部記憶装置７から事
象の値を保持する事象ステータスレジスタ14と、事象ス
テータスレジスタ14の内容より外部記憶装置７から報告
された事象が命令の実行に伴って発生した同期事象か命
令の実行とは無関係に発生した非同期事象かを判定する
事象デコード回路15と、事象デコード回路15の出力によ
り処理中プロセッサ番号レジスタ11が指示するプロセッ
サか又は若番プロセッサ選択回路13が指示するプロセッ
サに割込み信号を発生する割込み発生回路16とから構成
されている。プロセッサ構成表示レジスタ12と若番プロ
セッサ選択回路13とで若番プロセッサ指示回路17が構成
されている。
次に本発明の動作について説明する。
プロセッサ２−０〜２−３は、外部記憶装置７と主記憶
装置６とのデータ転送命令を実行しようとすると、シス
テム制御装置１にデータ転送リクエスト100−０〜100−
３を送出する。システム制御装置１内のリクエスト制御
回路10は、プロセッサ２−０〜２−３からのデータ転送
リクエスト100−０〜100−３を受け付けると、１つのプ
ロセッサのみからのリクエストの場合はそのプロセッサ
からのリクエストを処理し、複数のプロセッサから同時
にリクエストを受け付けた場合には、優先権をチェック
して、１つのプロセッサからのリクエストのみ処理し、
他のプロセッサからのリクエストはホールドされる。
装置６とのデータ転送命令を実行しようとすると、シス
テム制御装置１にデータ転送リクエスト100−０〜100−
３を送出する。システム制御装置１内のリクエスト制御
回路10は、プロセッサ２−０〜２−３からのデータ転送
リクエスト100−０〜100−３を受け付けると、１つのプ
ロセッサのみからのリクエストの場合はそのプロセッサ
からのリクエストを処理し、複数のプロセッサから同時
にリクエストを受け付けた場合には、優先権をチェック
して、１つのプロセッサからのリクエストのみ処理し、
他のプロセッサからのリクエストはホールドされる。
この時、リクエスト制御回路10は、主記憶装置６と外部
記憶装置７にそれぞれ、データ開始信号112,101を送出
し、処理中プロセッサ番号レジスタ11にリクエスト元の
プロセッサ番号をセットする。
記憶装置７にそれぞれ、データ開始信号112,101を送出
し、処理中プロセッサ番号レジスタ11にリクエスト元の
プロセッサ番号をセットする。
処理中プロセッサ番号レジスタ11は、第２図に示すよう
に、各プロセッサに対応して１ビットずつ持った４ビッ
トのレジスタであり、リクエスト処理中のプロセッサに
対応したビットに“1"がセットされる。
に、各プロセッサに対応して１ビットずつ持った４ビッ
トのレジスタであり、リクエスト処理中のプロセッサに
対応したビットに“1"がセットされる。
処理中プロセッサ番号レジスタ11は、処理中プロセッサ
番号104を割込み発生回路16に送出する。
番号104を割込み発生回路16に送出する。
プロセッサ構成表示レジスタ12は、各プロセッサに対応
して１ビットずつ持った４ビットのレジスタであり、プ
ロセッサ２−０〜２−３がシステムに構成され動作して
いる時は、診断装置（図示せず）からのセット信号103
により、“1"がセットされる。システムが稼働中にある
プロセッサが障害によりシステムより切り離された時に
は、そのプロセッサの該当するプロセッサ構成表示レジ
スタ12のビットに“0"がセットされる。
して１ビットずつ持った４ビットのレジスタであり、プ
ロセッサ２−０〜２−３がシステムに構成され動作して
いる時は、診断装置（図示せず）からのセット信号103
により、“1"がセットされる。システムが稼働中にある
プロセッサが障害によりシステムより切り離された時に
は、そのプロセッサの該当するプロセッサ構成表示レジ
スタ12のビットに“0"がセットされる。
プロセッサ構成表示レジスタ12の出力105は、若番プロ
セッサ選択回路13に入力される。若番プロセッサ選択回
路13は、構成されているプロセッサ中最も番号の若いプ
ロセッサに対応したビットのみを“1"にして、若番プロ
セッサ番号106を出力する。
セッサ選択回路13に入力される。若番プロセッサ選択回
路13は、構成されているプロセッサ中最も番号の若いプ
ロセッサに対応したビットのみを“1"にして、若番プロ
セッサ番号106を出力する。
例えば、第１図に示すシステム構成において、プロセッ
サ２−０が障害の為にシステムより切り離されている場
合には、プロセッサ構成表示レジスタ12には“0111"が
セットされており、若番プロセッサ選択回路13は“011
1"より最若番のプロセッサ２−１のみを指定する“010
0"を若番プロセッサ番号106として出力する。
サ２−０が障害の為にシステムより切り離されている場
合には、プロセッサ構成表示レジスタ12には“0111"が
セットされており、若番プロセッサ選択回路13は“011
1"より最若番のプロセッサ２−１のみを指定する“010
0"を若番プロセッサ番号106として出力する。
外部記憶装置７は、命令の実行に伴なうデータ転送中に
内部で障害が発生した場合、又はシステム制御装置１と
のインタフェースでエラーを検出した場合の同期事象
と、命令の実行とは無関係な外部記憶装置７の電源状態
のオン，オフの変化、又は電源温度異常の場合の非同期
事象を事象ステータス107として報告して、事象ステー
タスレジスタ14に格納する。
内部で障害が発生した場合、又はシステム制御装置１と
のインタフェースでエラーを検出した場合の同期事象
と、命令の実行とは無関係な外部記憶装置７の電源状態
のオン，オフの変化、又は電源温度異常の場合の非同期
事象を事象ステータス107として報告して、事象ステー
タスレジスタ14に格納する。
第３図に示すように、事象ステータスは事象の内容によ
りコード化されている。
りコード化されている。
事象ステータスレジスタ14の出力は、事象デコード回路
15に入力されるとともに、プロセッサ２−０〜２−３の
ソフト命令により読み出し信号111で読み出し可能であ
る。
15に入力されるとともに、プロセッサ２−０〜２−３の
ソフト命令により読み出し信号111で読み出し可能であ
る。
事象デコード回路15は、事象ステータスレジスタ14から
の出力108をデコードして、事象報告が有効な場合は割
込み起動信号109と、同期事象の時は“0"、非同期事象
の時は“1"を示す割込み先のプロセッサを選択するプロ
セッサ番号選択信号110を出力する。
の出力108をデコードして、事象報告が有効な場合は割
込み起動信号109と、同期事象の時は“0"、非同期事象
の時は“1"を示す割込み先のプロセッサを選択するプロ
セッサ番号選択信号110を出力する。
第４図に事象デコード回路15の入力と出力の関係を示
す。
す。
割込み起動信号109が割込み発生回路16に入力される
と、割込み発生回路16は、プロセッサ番号選択信号110
が“0"の時、つまり命令の実行に伴なって発生した同時
事象の場合、処理中プロセッサ番号104が指定するプロ
セッサに、“1"の時、つまり命令の実行とは無関係に発
生した非同期事象の場合、若番プロセッサ番号106が指
定するプロセッサに対して割込み信号200−０〜200−３
の１つを発生する。
と、割込み発生回路16は、プロセッサ番号選択信号110
が“0"の時、つまり命令の実行に伴なって発生した同時
事象の場合、処理中プロセッサ番号104が指定するプロ
セッサに、“1"の時、つまり命令の実行とは無関係に発
生した非同期事象の場合、若番プロセッサ番号106が指
定するプロセッサに対して割込み信号200−０〜200−３
の１つを発生する。
第５図に割込み発生回路16の内部構成を示す。
割込み信号200−０〜200−３を受け付けたプロセッサ２
−０〜２−３の各々は、ジョブの実行を中断して、シス
テム制御装置１内の事象ステータスレジスタ14の値を読
み出し、割込み発生の原因を知り例外処理を行なう。
−０〜２−３の各々は、ジョブの実行を中断して、シス
テム制御装置１内の事象ステータスレジスタ14の値を読
み出し、割込み発生の原因を知り例外処理を行なう。
［発明の効果］ 以上説明したように本発明は、外部記憶装置からの事象
報告に対して、その内容をデコードして同期事象と非同
期事象でそれぞれ最適なプロセッサのみに割込みを発生
することにより、不要な割込みによる割込み処理をなく
し、事象発生時の例外処理によるジョブの中断を極力お
さえることができるという効果がある。
報告に対して、その内容をデコードして同期事象と非同
期事象でそれぞれ最適なプロセッサのみに割込みを発生
することにより、不要な割込みによる割込み処理をなく
し、事象発生時の例外処理によるジョブの中断を極力お
さえることができるという効果がある。
第１図は本発明の一実施例による外部記憶装置の割込み
制御方式が適用される情報処理装置の構成を示すブロッ
ク図、第２図は第１図中の処理中プロセッサ番号レジス
タの各プロセッサへの割付けを示す図、第３図は第１図
中の事象ステータスレジスタに格納される事象ステータ
スの内容を説明する図、第４図は第１図中の事象デコー
ド回路の入力と出力の関係を示す図、第５図は第１図中
の割込み発生回路の内部構成を示す回路図である。 １……システム制御装置、10……リクエスト制御回路、
11……処理中プロセッサ番号レジスタ、12……プロセッ
サ構成表示レジスタ、13……若番プロセッサ選択回路、
14……事象ステータスレジスタ、15……事象デコード回
路、16……割込み発生回路、17……若番プロセッサ指示
回路。
制御方式が適用される情報処理装置の構成を示すブロッ
ク図、第２図は第１図中の処理中プロセッサ番号レジス
タの各プロセッサへの割付けを示す図、第３図は第１図
中の事象ステータスレジスタに格納される事象ステータ
スの内容を説明する図、第４図は第１図中の事象デコー
ド回路の入力と出力の関係を示す図、第５図は第１図中
の割込み発生回路の内部構成を示す回路図である。 １……システム制御装置、10……リクエスト制御回路、
11……処理中プロセッサ番号レジスタ、12……プロセッ
サ構成表示レジスタ、13……若番プロセッサ選択回路、
14……事象ステータスレジスタ、15……事象デコード回
路、16……割込み発生回路、17……若番プロセッサ指示
回路。
Claims (1)
- 【請求項１】複数のプロセッサ、主記憶装置、及び外部
記憶装置に接続されたシステム制御装置において、 前記複数のプロセッサ中の１つからの前記主記憶装置と
前記外部記憶装置とのデータ転送リクエスト時、当該１
つのプロセッサを指示するリクエストプロセッサ番号を
保持するプロセッサ番号保持手段と、 前記複数のプロセッサの内、特定の１つのプロセッサを
指定し、該指示されたプロセッサを指示する指定された
プロセッサ番号を出力する特定プロセッサ指示手段と、 前記外部記憶装置から報告される事象が命令の実行に伴
なって発生した同期事象か命令の実行とは無関係に発生
した非同期事象かを判定する事象判定手段と、 該事象判定手段により前記外部記憶装置から報告される
事象が同期事象と判定された場合には、前記プロセッサ
番号保持手段に保持された前記リクエストプロセッサ番
号のプロセッサへ割込みを発生し、非同期事象と判定さ
れた場合には、前記特定プロセッサ指定手段が指定する
前記指定されたプロセッサ番号のプロセッサへ割込みを
発生するプロセッサ割込み発生手段と を有することを特徴とする外部記憶装置の割込み制御方
式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050095A JPH07104842B2 (ja) | 1989-03-03 | 1989-03-03 | 外部記憶装置の割込み制御方式 |
| CA002011388A CA2011388C (en) | 1989-03-03 | 1990-03-02 | Interrupt controller for multiprocessor systems |
| DE69031877T DE69031877T2 (de) | 1989-03-03 | 1990-03-02 | Unterbrechungssteuerung für Mehrprozessorsystem |
| EP90104045A EP0385487B1 (en) | 1989-03-03 | 1990-03-02 | Interrupt controller for multiprocessor systems |
| US07/489,387 US5043882A (en) | 1989-03-03 | 1990-03-05 | Interrupt controller for multiprocessor systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050095A JPH07104842B2 (ja) | 1989-03-03 | 1989-03-03 | 外部記憶装置の割込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02230455A JPH02230455A (ja) | 1990-09-12 |
| JPH07104842B2 true JPH07104842B2 (ja) | 1995-11-13 |
Family
ID=12849501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050095A Expired - Fee Related JPH07104842B2 (ja) | 1989-03-03 | 1989-03-03 | 外部記憶装置の割込み制御方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5043882A (ja) |
| EP (1) | EP0385487B1 (ja) |
| JP (1) | JPH07104842B2 (ja) |
| CA (1) | CA2011388C (ja) |
| DE (1) | DE69031877T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5584028A (en) * | 1990-05-14 | 1996-12-10 | At&T Global Information Solutions Company | Method and device for processing multiple, asynchronous interrupt signals |
| JP2791236B2 (ja) * | 1991-07-25 | 1998-08-27 | 三菱電機株式会社 | プロトコル並列処理装置 |
| US5305454A (en) * | 1991-08-12 | 1994-04-19 | International Business Machines Corporation | Notification of event handlers in broadcast or propagation mode by event management services in a computer system |
| US5581770A (en) * | 1992-06-04 | 1996-12-03 | Mitsubishi Denki Kabushiki Kaisha | Floating interruption handling system and method |
| JP2729343B2 (ja) * | 1992-08-28 | 1998-03-18 | 三菱電機株式会社 | 複数個の処理装置を有する情報処理システムおよびこの情報処理システムにおいて用いられる制御装置ならびに処理装置 |
| US5517624A (en) * | 1992-10-02 | 1996-05-14 | Compaq Computer Corporation | Multiplexed communication protocol between central and distributed peripherals in multiprocessor computer systems |
| EP0602858A1 (en) * | 1992-12-18 | 1994-06-22 | International Business Machines Corporation | Apparatus and method for servicing interrupts in a multiprocessor system |
| US5381541A (en) * | 1993-05-26 | 1995-01-10 | International Business Machines Corp. | Computer system having planar board with single interrupt controller and processor card with plural processors and interrupt director |
| US5781187A (en) * | 1994-05-31 | 1998-07-14 | Advanced Micro Devices, Inc. | Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system |
| GB2337837B (en) * | 1995-02-23 | 2000-01-19 | Sony Uk Ltd | Data processing systems |
| US5848279A (en) * | 1996-12-27 | 1998-12-08 | Intel Corporation | Mechanism for delivering interrupt messages |
| US5920258A (en) * | 1998-06-08 | 1999-07-06 | Northern Telecom Limited | Alarm signal processing circuit |
| US6816934B2 (en) * | 2000-12-22 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol |
| US6701429B1 (en) | 1998-12-03 | 2004-03-02 | Telefonaktiebolaget Lm Ericsson(Publ) | System and method of start-up in efficient way for multi-processor systems based on returned identification information read from pre-determined memory location |
| US9258230B2 (en) * | 2006-10-17 | 2016-02-09 | Hewlett Packard Enterprise Development Lp | In flight TCP window adjustment to improve network performance |
| US20080148293A1 (en) * | 2006-10-17 | 2008-06-19 | Adrian Cowham | Configurable event broker |
| US8024504B2 (en) * | 2008-06-26 | 2011-09-20 | Microsoft Corporation | Processor interrupt determination |
| WO2017190266A1 (zh) * | 2016-05-03 | 2017-11-09 | 华为技术有限公司 | 管理转址旁路缓存的方法和多核处理器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3801962A (en) * | 1972-12-29 | 1974-04-02 | Ibm | Communication mechanism for data transfer and control between data processing systems and subsystems |
| JPS5334985B2 (ja) * | 1974-03-29 | 1978-09-25 | ||
| US4253146A (en) * | 1978-12-21 | 1981-02-24 | Burroughs Corporation | Module for coupling computer-processors |
| US4271468A (en) * | 1979-11-06 | 1981-06-02 | International Business Machines Corp. | Multiprocessor mechanism for handling channel interrupts |
| JPH077379B2 (ja) * | 1983-06-22 | 1995-01-30 | 株式会社日立製作所 | 多重処理システムの割込み選択方式 |
| EP0311705B1 (en) * | 1987-10-14 | 1993-03-31 | Bull HN Information Systems Inc. | Data processing system with a fast interrupt |
-
1989
- 1989-03-03 JP JP1050095A patent/JPH07104842B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-02 EP EP90104045A patent/EP0385487B1/en not_active Expired - Lifetime
- 1990-03-02 CA CA002011388A patent/CA2011388C/en not_active Expired - Fee Related
- 1990-03-02 DE DE69031877T patent/DE69031877T2/de not_active Expired - Fee Related
- 1990-03-05 US US07/489,387 patent/US5043882A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02230455A (ja) | 1990-09-12 |
| CA2011388A1 (en) | 1990-09-03 |
| EP0385487A3 (en) | 1992-04-08 |
| US5043882A (en) | 1991-08-27 |
| EP0385487B1 (en) | 1998-01-07 |
| DE69031877T2 (de) | 1998-05-07 |
| EP0385487A2 (en) | 1990-09-05 |
| CA2011388C (en) | 1996-09-03 |
| DE69031877D1 (de) | 1998-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07104842B2 (ja) | 外部記憶装置の割込み制御方式 | |
| EP0263886B1 (en) | Interrupt control method in a multiprocessor system | |
| US4245301A (en) | Information processing system | |
| JPH0650493B2 (ja) | データ処理装置 | |
| KR920008448B1 (ko) | 데이터 프로세서 | |
| JP2710151B2 (ja) | 自動化装置の作動方法 | |
| JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
| JP2539436B2 (ja) | プロセツサ間通信方式 | |
| JPH0330917Y2 (ja) | ||
| JPH0123812B2 (ja) | ||
| JPS6227413B2 (ja) | ||
| JPS59106060A (ja) | デ−タロギング方式 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 | |
| JPH04128961A (ja) | マルチプロセッサ制御方式 | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS59173822A (ja) | バスモニタシステム | |
| JPH0156415B2 (ja) | ||
| JPH0533414B2 (ja) | ||
| JPH0721111A (ja) | 優先順位決定システム | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH0145650B2 (ja) | ||
| JPS6154553A (ja) | チヤネル起動制御方式 | |
| JPH01226061A (ja) | 中央処理装置割込み方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |