JPH0533414B2 - - Google Patents

Info

Publication number
JPH0533414B2
JPH0533414B2 JP59279411A JP27941184A JPH0533414B2 JP H0533414 B2 JPH0533414 B2 JP H0533414B2 JP 59279411 A JP59279411 A JP 59279411A JP 27941184 A JP27941184 A JP 27941184A JP H0533414 B2 JPH0533414 B2 JP H0533414B2
Authority
JP
Japan
Prior art keywords
interrupt
central processing
interrupt request
unit
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59279411A
Other languages
English (en)
Other versions
JPS60209846A (ja
Inventor
Juji Oinaga
Katsumi Oonishi
Nobuyuki Kikuchi
Terutaka Tateishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59279411A priority Critical patent/JPS60209846A/ja
Publication of JPS60209846A publication Critical patent/JPS60209846A/ja
Publication of JPH0533414B2 publication Critical patent/JPH0533414B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明は、割込み処理方式、特に主記憶装置上
に入出力システム領域をもうけて中央処理装置が
直接的に入出力割込みに関する情報をアクセスで
きるようにされてなるデータ処理システムにおい
て、割込みペンデイング・ラツチと割込み要求発
生部とをワイヤド論理回路にてもうけ、割込み要
求信号を発しつつ、割込み処理を実行して行うよ
うにした割込み処理方式に関するものである。
(B) 技術の背景と問題点 従来、入出力割込みの処理は次のように行われ
ていた。即ち、複数のチヤネル装置(CHP)と
複数の中央処理装置(CPU)との間で、割込み
要因をもつチヤネル装置と割込みを受付け得る中
央処理装置との対応を決定し、当該割込みを受付
けた後に中央処理装置がチヤネル装置にこの旨を
通知し、チヤネル装置において複数のチヤネルま
たはサブチヤネルに対する割込みが存在していれ
ばそれらの間で優先順位にもとづく選択を行つた
上でチヤネル装置が当該チヤネルに関するCSW
などを取り込むようにしている。このために、中
央処理装置においては、上記チヤネル装置が当該
取り込みを行うまでの間、待機状態にされてしま
う。また複数台の中央処理装置が存在するシステ
ムの場合を考えると、1つのチヤネル装置内に生
じた他のチヤネルの割込みについては、本来なら
ば、先の割込みが1つの中央所装置に取り込まれ
ている状態でも、他の中央処理装置に割込み得る
ようにすることが望まれるものであるが、従来の
場合には当該他の中央処理装置への割込みが出来
なかつた。
(C) 発明の目的と構成 本発明は、上記の点を解決することを目的とし
ており、主記憶装置上に上述の入出力システム領
域がもうけられている点に着目して、上記の点を
解決した割込み処理方式を提供することを目的と
している。そしてそのため、本発明の割込み処理
方式は、1つまたは複数の中央処理装置と1つま
たは複数のチヤネル装置と主記憶装置とをそな
え、チヤネルまたは割込みレベル単位に相当する
割込み単位に対応して入出力割込みを保留するよ
う構成すると共に、上記主記憶装置の一部に入出
力システム領域をもうけて上記割込み単位に対応
して当該入出力割込みに関する情報を保持して割
込みキユーをもつようにしたデータ処理システム
において、上記割込み単位毎に当該割込み単位番
号に対応して上記中央処理装置への割込み要求と
割込みレベルとを保留する割込みペンデイング・
ラツチをもうけると共に、上記中央処理装置から
の割込みマスクを含むマスク情報と上記割込みレ
ベルとによつて上記割込みペンデイング・ラツチ
に保留されている割込み要求の1つを選択して当
該中央処理装置に割込み要求信号を発する割込み
要求発生部をもうけ、当該割込み要求発生部は、
1つの中央処理装置に対して上記割込み要求信号
を発している状態で、当該割込み要求に対応する
上記割込み単位を保持しておき、当該割込み要求
に関して他の中央処理装置に対して重複した形で
割込み要求信号を発生することを禁止するよう構
成されてなり、当該割込み要求信号を受け取つた
中央処理装置は、上記入出力システム領域の内容
を参照して割込み処理の実行に入り、当該割込み
要求と上記保留状態とをリセツトするようにした
ことを特徴としている。以下図面を参照しつつ説
明する。
(D) 発明の実施例 第1図は本発明が適用される一実施例データ処
理システム、第2図は第1図図示の主記憶制御部
における一実施例要部構成を示す。
第1図において、1−0,1−1はそれぞれ中
央処理装置、2はチヤネル装置、3−0,3−
1,…はそれぞれサブチヤネル、4は主記憶制御
部、5は主記憶装置、6は入出力システム領域を
表している。
主記憶制御部4は主記憶装置をアクセス制御す
る処理を行うものであり、本発明の場合には主記
憶装置5上に入出力システウ領域6がもうけられ
ており、中央処理装置1が必要に応じて当該領域
6をいわばチヤネル装置2による仲介を経ないで
参照できるようにされる。そして当該領域6内に
は、チヤネル装置2が、チヤネルまたはサブチヤ
ネルに対応する割込み要因発生に対応した情報を
書き込んでいることから、中央処理装置1が割込
み処理を行うに当たつては、当該中央処理装置1
が上記領域6の内容を取り込んで処理を行うこと
が可能となる。
第2図において、1−i,4は第1図に対応
し、7は本発明にいう割込みペンデイング・ラツ
チに対応し、図示主記憶制御部内の残余8が本発
明にいう割込み要求発生部に対応している。更に
詳細には、9は割込みペンデイング・デコード
部、10−0および10−1はそれぞれ割込みペ
ンデイング・ラツチ部、11はスキヤン・カウン
タ、12はタイミング合わせ回路、13−0およ
び13−1はそれぞれ選択回路であつてタイミン
グ合わせ回路12を経由してまた選択信号に対応
して該当する番号pをもつペンデイング・ラツチ
部10−pからの情報を出力する働きをもつも
の、14−0および14−1はそれぞれ優先順位
決定回路、15−0および15−1はそれぞれ割
込み要求信号送出部、16−0および16−1は
それぞれ割込み要求中指示ラツチ、17は入出力
マスク情報受信部、18はスキヤン・カウンタ値
受信レジスタ、19はマスク情報選択回路であつ
て上記スキヤン・カウンタ値に対応している
PSWマスクとチヤネル・マスウとについて条件
をとつたマスク情報を選択するもの、20は入出
力マスク情報送信部を表している。
今仮にスキヤン・カウンタ値「p」がレジスタ
18にセツトされ、値「p」に対応するマスク情
報が選択されたとする。このマスク情報が優先順
位決定回路14に到達するときには、スキヤン・
カウンタ11は値「p+3」を出力している。こ
のために、タイミング合わせ回路12は (p+3)−3 なる計算を行つて、選択情報として値「p」を選
択回路13に与える。この結果、ペンデイング・
ラツチ部10からは値「p」に対応する位置から
の割込み要求がちようど優先順位決定回路14に
導かれる形となる。
言うまでもなく、チヤネルまたは割込みレベル
単位(本明細書においては簡単のため両者を含め
て割込み単位という)に対応して割込み要求が発
生すると、第1図図示チヤネル装置2は、当該割
込み単位毎に、必要な情報を上述の入出力システ
ム領域に書き込むと共に、割込みペンデイング・
デコード部9に対して例えば割込み要求トリガ信
号と上記割込み単位番号と割込みレベルとを供給
するようにしている。このときデコード部9は、
供給された情報をデコードし、割込みペンデイン
グ・ラツチ部10における割込み単位番号に対応
した位置に、割込み要求トリガ信号などをセツト
する。即ち当該割込み単位に関して割込み要因が
発生していることをセツトしておくようにしてい
る。
このように、各割込み単位に対応して割込み要
因が発生していれば上記割込みペンデイング・ラ
ツチ部10内に記述されているために、上記スキ
ヤン・カウンタ11の歩進に対応して、当該カウ
ンタ値「p」に対応する割込み単位についての割
込み要求トリガなどが優先順位決定回路14に導
かれることとなる。そしてそのとき、当該スキヤ
ン・カウンタ値「p」に対応する形で、中央処理
装置側からのマスク情報が優先順位決定回路14
に供給される。
優先順位決定回路14は、第1図図示の構成の
場合、割込み要求トリガが立つているとマスクが
オンである側の中央処理装置に対して割込み要求
信号を転送すべく例えば割込み要求信号送出部1
5−0に要求信号をセツトする。これによつて、
中央処理装置1−0に対して、割込み要求信号が
送出される。このとき、割込み要求中指示ラツチ
16−0に対して割込み要求中ビツトがセツトさ
れ、送出部15−0の内容と一緒になつて要求中
指示が選択回路13に通知される。そして、以後
選択回路13が当該割込み単位番号に該当する割
込み要求トリガを優先順位決定回路14に出力し
ないようにする。なお上記において、マスクがオ
ンである側の中央処理装置に対して、割込み要求
信号を発するとしたが、第1図図示の2つの中央
処理装置1−0と1−1とからのそれぞれのマス
クが共にオンである場合には、若番の側の中央処
理装置に対して割込み要求信号を発するようにさ
れている。
上述の如く、例えば中央処理装置1−0が例え
ば割込み単位番号「p」をもつ割込み単位からの
割込み要求信号を受け取ると、当該中央処理装置
1−0は、当該割込み単位に対応して上記入出力
システム領域6から必要な情報を取り込んで割込
み処理を行う。
上記割込みペンデイング・ラツチ7の内容は、
チヤネル単位で割込みを行うモードが適用されて
いる場合には、中央処理装置1が割込み要求信号
送出部15から割込み要求信号を受け取つたとき
リセツトするようにされ、また割込みレベル単位
で割込みを行うモードが適用される場合には、割
込みキユー(入出力システム領域6内に形成され
る)が空になつたときリセツトするようにされ
る。これらは、従来システムにおいては、前者モ
ードのときチヤネル装置が割込みキユーのデキユ
ーを行い、また後者モードのとき中央処理装置1
がデキユーするようにしていた点を考慮しつつ、
本発明において統一的に取扱い得るようにしたた
めであると考えてよい。上記ラツチ7のリセツト
が行われた後に、割込み要求中指示ラツチ16が
リセツトされる。
以上のようにして、中央処理装置が一連の割込
み処理を実行することとなる。このとき、例えば
割込み単位#rに対応する割込み要求信号が中央
処理装置1−0に対して発せられている状態の下
で、割込み単位#t(#rと#tとは同一チヤネ
ル装置内での割込み要因に対応するものであつて
も)に対応する割込み要求信号は中央処理装置1
−1に対して送出されることがあり得る。しか
し、割込み単位#rに対応する割込み要求信号が
中央処理装置1−0に対して発せられている状態
の下で、同じ割り込み単位#rに対する割込み要
求信号が他の中央処理装置1−1に対して発せら
れることは禁止されている。
なお、命令によつて、割込みの有無をチエツク
しまたは割込みが存在するときに割込み情報を取
り込むようにする場合においては、PSWの入出
力マスクをオンであるように強制すると、割込み
の有無や上述の割込み単位が判り、それ以後の動
作は同じような処理手順となる。また、入出力マ
スクや入出力サブマスクを変更する命令が発生し
た場合には、上述の割込み要求中指示ラツチをリ
セツトして、新しいマスクによる割込みが見える
ようにすれば足りる。
(E) 発明の効果 以上説明した如く、本発明によれば、従来のシ
ステムの下で中央処理装置が非所望に待機状態に
置かれていた態様が解消される。また1つのチヤ
ネル装置内で2つの割込み要因が発生した場合
に、それぞれの要因について別々の中央処理装置
に対して割込むことができなかつたが、この点も
解消される。
【図面の簡単な説明】
第1図は本発明が適用される一実施例データ処
理システム、第2図は第1図図示の主記憶制御部
における一実施例要部構成を示す。 図中、1は中央処理装置、2はチヤネル装置、
3はサブチヤネル、4は主記憶制御部、5は主記
憶装置、6は入出力システム領域、7は割込みペ
ンデイング・ラツチ、8は割込み要求発生部を表
す。

Claims (1)

    【特許請求の範囲】
  1. 1 1つまたは複数の中央処理装置と1つまたは
    複数のチヤネル装置と主記憶装置とをそなえ、チ
    ヤネルまたは割込みレベル単位に相当する割込み
    単位に対応して入出力割込みを保留するよう構成
    すると共に、上記主記憶装置の一部に入出力シス
    テム領域をもうけて上記割込み単位に対応して当
    該入出力割込みに関する情報を保持して割込みキ
    ユーをもつようにしたデータ処理システムにおい
    て、上記割込み単位毎に当該割込み単位番号に対
    応して上記中央処理装置への割込み要求と割込み
    レベルとを保留する割込みペンデイング・ラツチ
    をもうけると共に、上記中央処理装置からの割込
    みマスクを含むマスク情報と上記割込みレベルと
    によつて上記割込みペンデイング・ラツチに保留
    されている割込み要求の1つを選択して当該中央
    処理装置に割込み要求信号を発する割込み要求発
    生部をもうけ、当該割込み要求発生部は、1つの
    中央処理装置に対して上記割込み要求信号を発し
    ている状態で、当該割込み要求に対応する上記割
    込み単位を保持しておき、当該割込み要求に関し
    て他の中央処理装置に対して重複した形で割込み
    要求信号を発生することを禁止するよう構成され
    てなり、当該割込み要求信号を受け取つた中央処
    理装置は、上記入出力システム領域の内容を参照
    して割込み処理の実行に入り、当該割込み要求と
    上記保留状態とをリセツトするようにしたことを
    特徴とする割込み処理方式。
JP59279411A 1984-12-26 1984-12-26 割込み処理方式 Granted JPS60209846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59279411A JPS60209846A (ja) 1984-12-26 1984-12-26 割込み処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59279411A JPS60209846A (ja) 1984-12-26 1984-12-26 割込み処理方式

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59037709A Division JPH0792785B2 (ja) 1984-02-29 1984-02-29 割込み処理方式

Publications (2)

Publication Number Publication Date
JPS60209846A JPS60209846A (ja) 1985-10-22
JPH0533414B2 true JPH0533414B2 (ja) 1993-05-19

Family

ID=17610719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59279411A Granted JPS60209846A (ja) 1984-12-26 1984-12-26 割込み処理方式

Country Status (1)

Country Link
JP (1) JPS60209846A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02195471A (ja) * 1989-01-25 1990-08-02 Fujitsu Ltd 割込み制御装置

Also Published As

Publication number Publication date
JPS60209846A (ja) 1985-10-22

Similar Documents

Publication Publication Date Title
CA1179069A (en) Data transmission apparatus for a multiprocessor system
US4737932A (en) Processor
US4272819A (en) Inter-subsystem direct transfer system
US4797815A (en) Interleaved synchronous bus access protocol for a shared memory multi-processor system
JPS5812611B2 (ja) デ−タテンソウセイギヨホウシキ
JPH0430053B2 (ja)
JPH02230455A (ja) 外部記憶装置の割込み制御方式
JPH0533414B2 (ja)
JPH01305461A (ja) バス使用権制御方式
JPH09167117A (ja) マイクロコンピュータおよびこれを用いたリアルタイムシステム
JPH0792785B2 (ja) 割込み処理方式
JP2643116B2 (ja) 主記憶制御装置
KR0145932B1 (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JP2679440B2 (ja) 情報処理装置
JPH0784933A (ja) 入出力制御ボード
JPS6252336B2 (ja)
JPH06266630A (ja) トレース機能付き入出力制御装置
JPS58158746A (ja) 情報処理装置
JPS5856057A (ja) 割込信号発生装置
JPS6049465A (ja) マイクロコンピユ−タ間のデ−タ転送方法
JPS6010381A (ja) マルチプロセツサシステムにおける入出力割込受付プロセツサの決定方式
JPS5839342B2 (ja) マルチプロセツサシステムニオケル ワリコミシヨリホウシキ
JPS63165940A (ja) デ−タ処理装置
JPH03282664A (ja) 入出力処理装置
JPH0460257B2 (ja)