JPH0792785B2 - 割込み処理方式 - Google Patents
割込み処理方式Info
- Publication number
- JPH0792785B2 JPH0792785B2 JP59037709A JP3770984A JPH0792785B2 JP H0792785 B2 JPH0792785 B2 JP H0792785B2 JP 59037709 A JP59037709 A JP 59037709A JP 3770984 A JP3770984 A JP 3770984A JP H0792785 B2 JPH0792785 B2 JP H0792785B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- unit
- central processing
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 （Ａ） 発明の技術分野 本発明は，割込み処理方式，特に主記憶装置上に入出力
システム領域をもうけて中央処理装置が直接的に入出力
割込みに関する情報をアクセスできるようにされてなる
データ処理システムにおいて，割込みペンディング・ラ
ッチと割込み要求発生部とをワイヤド論理回路にてもう
け，割込み要求信号を発しつつ，割込み処理を実行して
行うようにした割込み処理方式に関するものである。
システム領域をもうけて中央処理装置が直接的に入出力
割込みに関する情報をアクセスできるようにされてなる
データ処理システムにおいて，割込みペンディング・ラ
ッチと割込み要求発生部とをワイヤド論理回路にてもう
け，割込み要求信号を発しつつ，割込み処理を実行して
行うようにした割込み処理方式に関するものである。
（Ｂ） 技術の背景と問題点 従来，入出力割込みの処理は次のように行われていた。
即ち，複数のチャネル装置（CHP）と複数の中央処理装
置（CPU）との間で，割込み要因をもつチャネル装置と
割込みを受付け得る中央処理装置との対応を決定し，当
該割込みを受付けた後に中央処理装置がチャネル装置に
この旨を通知し，チャネル装置において複数のチャネル
またはサブチャネルに対する割込みが存在していればそ
れらの間で優先順位にもとづく選択を行った上でチャネ
ル装置が当該チャネルに関するCSWなどを取り込むよう
にしている。このために，中央処理装置においては，上
記チャネル装置が当該取り込みを行うまでの間，待機状
態にされてしまう。また複数台の中央処理装置が存在す
るシステムの場合を考えると,1つのチャネル装置内に生
じた他のチャネルの割り込みについては，本来ならば，
先の割込みが１つの中央処理装置に取り込まれている状
態でも，他の中央処理装置に割込み得るようにすること
が望まれるものであるが，従来の場合には当該他の中央
処理装置への割込みが出来なかった。
即ち，複数のチャネル装置（CHP）と複数の中央処理装
置（CPU）との間で，割込み要因をもつチャネル装置と
割込みを受付け得る中央処理装置との対応を決定し，当
該割込みを受付けた後に中央処理装置がチャネル装置に
この旨を通知し，チャネル装置において複数のチャネル
またはサブチャネルに対する割込みが存在していればそ
れらの間で優先順位にもとづく選択を行った上でチャネ
ル装置が当該チャネルに関するCSWなどを取り込むよう
にしている。このために，中央処理装置においては，上
記チャネル装置が当該取り込みを行うまでの間，待機状
態にされてしまう。また複数台の中央処理装置が存在す
るシステムの場合を考えると,1つのチャネル装置内に生
じた他のチャネルの割り込みについては，本来ならば，
先の割込みが１つの中央処理装置に取り込まれている状
態でも，他の中央処理装置に割込み得るようにすること
が望まれるものであるが，従来の場合には当該他の中央
処理装置への割込みが出来なかった。
（Ｃ） 発明の目的と構成 本発明は，上記の点を解決することを目的としており，
主記憶装置上に上述の入出力システム領域がもうけられ
ている点に着目して，上記の点を解決した割込み処理方
式を提供することを目的としている。そしてそのため，
本発明の割込み処理方式は，複数の中央処理装置と１つ
または複数のチャネル装置と主記憶装置と単一のチャネ
ル装置に接続される複数のチャネルとをそなえ， 当該チャネルまたは割込みレベル単位に相当する割込み
単位に対応して当該割込み単位をもって入出力割込みを
行い当該入出力割込みを保留するよう構成すると共に， 上記主記憶装置の一部に入出力システム領域をもうけ
て，上記割込み単位に対応して当該入出力割込みに対す
る情報が当該入出力システム領域に書込まれて保持され
て割込みキューをもつ ようにしたデータ処理システムにおいて， 上記割込み単位毎に当該割込み単位番号に対応して上記
中央処理装置への割込み要求と割込みレベルとを保留す
る割込みペンディング・ラッチをもうけると共に， 上記任意の１つの中央処理装置からの割込みマスクを含
むマスク情報と上記割込みレベルとに対応して上記割込
みペンディング・ラッチに保留されている割込み要求の
１つを上記中央処理装置の１つに選択的に割付けるよう
にして，当該中央処理装置に割込み要求信号を発する割
込み要求発生部をもうけ， 当該割込み要求信号を受け取った中央処理装置は，上記
入出力システム領域の上記先に書込まれている内容を参
照して割込み処理の実行に入り，当該割込み要求と上記
保留状態とをリセットするようにした ことを特徴としている。以下図面を参照しつつ説明す
る。
主記憶装置上に上述の入出力システム領域がもうけられ
ている点に着目して，上記の点を解決した割込み処理方
式を提供することを目的としている。そしてそのため，
本発明の割込み処理方式は，複数の中央処理装置と１つ
または複数のチャネル装置と主記憶装置と単一のチャネ
ル装置に接続される複数のチャネルとをそなえ， 当該チャネルまたは割込みレベル単位に相当する割込み
単位に対応して当該割込み単位をもって入出力割込みを
行い当該入出力割込みを保留するよう構成すると共に， 上記主記憶装置の一部に入出力システム領域をもうけ
て，上記割込み単位に対応して当該入出力割込みに対す
る情報が当該入出力システム領域に書込まれて保持され
て割込みキューをもつ ようにしたデータ処理システムにおいて， 上記割込み単位毎に当該割込み単位番号に対応して上記
中央処理装置への割込み要求と割込みレベルとを保留す
る割込みペンディング・ラッチをもうけると共に， 上記任意の１つの中央処理装置からの割込みマスクを含
むマスク情報と上記割込みレベルとに対応して上記割込
みペンディング・ラッチに保留されている割込み要求の
１つを上記中央処理装置の１つに選択的に割付けるよう
にして，当該中央処理装置に割込み要求信号を発する割
込み要求発生部をもうけ， 当該割込み要求信号を受け取った中央処理装置は，上記
入出力システム領域の上記先に書込まれている内容を参
照して割込み処理の実行に入り，当該割込み要求と上記
保留状態とをリセットするようにした ことを特徴としている。以下図面を参照しつつ説明す
る。
（Ｄ） 発明の実施例 第１図は本発明が適用される一実施例データ処理システ
ム，第２図は第１図図示の主記憶制御部における一実施
例要部構成を示す。
ム，第２図は第１図図示の主記憶制御部における一実施
例要部構成を示す。
第１図において,1−0,1−１はそれぞれ中央処理装置,2
はチャネル装置,3−0,3−1,…はそれぞれサブチャネル,
4は主記憶制御部,5は主記憶装置,6は入出力システム領
域を表している。
はチャネル装置,3−0,3−1,…はそれぞれサブチャネル,
4は主記憶制御部,5は主記憶装置,6は入出力システム領
域を表している。
主記憶制御部４は主記憶装置をアクセス制御する処理を
行うものであり，本発明の場合には主記憶装置５上に入
出力システム領域６がもうけられており，中央処理装置
１が必要に応じて当該領域６をいわばチャネル装置２に
よる仲介を経ないで参照できるようにされる。そして当
該領域６内には，チャネル装置２が，チャネルまたはサ
ブチャネルに対応する割込み要因発生に対応した情報を
書き込んでいることから，中央処理装置１が割込み処理
を行うに当たっては，当該中央処理装置１が上記領域６
の内容を取り込んで処理を行うことが可能となる。
行うものであり，本発明の場合には主記憶装置５上に入
出力システム領域６がもうけられており，中央処理装置
１が必要に応じて当該領域６をいわばチャネル装置２に
よる仲介を経ないで参照できるようにされる。そして当
該領域６内には，チャネル装置２が，チャネルまたはサ
ブチャネルに対応する割込み要因発生に対応した情報を
書き込んでいることから，中央処理装置１が割込み処理
を行うに当たっては，当該中央処理装置１が上記領域６
の内容を取り込んで処理を行うことが可能となる。
第２図において,I−i,4は第１図に対応し,7は本発明に
いう割込みペンディング・ラッチに対応し，図示主記憶
制御部内の残余８が本発明にいう割込み要求発生部に対
応している。更に詳細には,9は割込みペンディング・デ
コード部,10−０および10−１はそれぞれ割込みペンデ
ィング・ラッチ部,11はスキャン・カウンタ,12はタイミ
ング合わせ回路,13−０および13−１はそれぞれ選択回
路であってタイミング合わせ回路12を経由してまた選択
信号に対応して該当する番号ｐをもつペンディング・ラ
ッチ部10−ｐからの情報を出力する働きをもつもの,14
−０および14−１はそれぞれ優先順位決定回路,15−０
および15−１はそれぞれ割込み要求信号送出部,16−０
および16−１はそれぞれ割込み要求中指示ラッチ,17は
入出力マスク情報受信部,18はスキャン・カウンタ値受
信レジスタ,19はマスク情報選択回路であって上記スキ
ャン・カウンタ値に対応しているPSWマスクとチャネル
・マスクとについて条件をとったマスク情報を選択する
もの,20は入出力マスク情報送信部を表している。
いう割込みペンディング・ラッチに対応し，図示主記憶
制御部内の残余８が本発明にいう割込み要求発生部に対
応している。更に詳細には,9は割込みペンディング・デ
コード部,10−０および10−１はそれぞれ割込みペンデ
ィング・ラッチ部,11はスキャン・カウンタ,12はタイミ
ング合わせ回路,13−０および13−１はそれぞれ選択回
路であってタイミング合わせ回路12を経由してまた選択
信号に対応して該当する番号ｐをもつペンディング・ラ
ッチ部10−ｐからの情報を出力する働きをもつもの,14
−０および14−１はそれぞれ優先順位決定回路,15−０
および15−１はそれぞれ割込み要求信号送出部,16−０
および16−１はそれぞれ割込み要求中指示ラッチ,17は
入出力マスク情報受信部,18はスキャン・カウンタ値受
信レジスタ,19はマスク情報選択回路であって上記スキ
ャン・カウンタ値に対応しているPSWマスクとチャネル
・マスクとについて条件をとったマスク情報を選択する
もの,20は入出力マスク情報送信部を表している。
今仮にスキャン・カウンタ値「ｐ」がレジスタ18にセッ
トされて，値「ｐ」に対応するマスク情報が選択された
とする。このマスク情報が優先順位決定回路14に到達す
るときには，スキャン・カウンタ11は値「ｐ＋３」を出
力している。このために，タイミング合わせ回路12は （ｐ＋３）−３ なる計算を行って，選択情報として値「ｐ」を選択回路
13に与える。この結果，ペンディング・ラッチ部10から
は値「ｐ」に対応する位置からの割込み要求がちょうど
優先順位決定回路14に導かれる形となる。
トされて，値「ｐ」に対応するマスク情報が選択された
とする。このマスク情報が優先順位決定回路14に到達す
るときには，スキャン・カウンタ11は値「ｐ＋３」を出
力している。このために，タイミング合わせ回路12は （ｐ＋３）−３ なる計算を行って，選択情報として値「ｐ」を選択回路
13に与える。この結果，ペンディング・ラッチ部10から
は値「ｐ」に対応する位置からの割込み要求がちょうど
優先順位決定回路14に導かれる形となる。
言うまでもなく，チャネルまたは割込みレベル単位（本
明細書においては簡単のため両者を含めて割込み単位と
いう）に対応して割込み要求が発生すると，第１図図示
チャネル装置２は，当該割込み単位毎に，必要な情報を
上述の入出力システム領域に書き込むと共に，割込みペ
ンディング・デコード部９に対して例えば割込み要求ト
リガ信号と上記割込み単位番号と割込みレベルとを供給
するようにしている。このときデコード部９は，供給さ
れた情報をデコードし，割込みペンディング・ラッチ部
10における割込み単位番号に対応した位置に，割込み要
求トリガ信号などをセットする。即ち当該割込み単位に
関して割込み要因が発生していることをセットしておく
ようにしている。
明細書においては簡単のため両者を含めて割込み単位と
いう）に対応して割込み要求が発生すると，第１図図示
チャネル装置２は，当該割込み単位毎に，必要な情報を
上述の入出力システム領域に書き込むと共に，割込みペ
ンディング・デコード部９に対して例えば割込み要求ト
リガ信号と上記割込み単位番号と割込みレベルとを供給
するようにしている。このときデコード部９は，供給さ
れた情報をデコードし，割込みペンディング・ラッチ部
10における割込み単位番号に対応した位置に，割込み要
求トリガ信号などをセットする。即ち当該割込み単位に
関して割込み要因が発生していることをセットしておく
ようにしている。
このように，各割込み単位に対応して割込み要因が発生
していれば上記割込みペンディング・ラッチ部10内に記
述されているために，上記スキャン・カウンタ11の歩進
に対応して，当該カウンタ値「ｐ」に対応する割込み単
位についての割込み要求トリガなどが優先順位決定回路
14に導かれることとなる。そしてそのとき，当該スキャ
ン・カウンタ値「ｐ」に対応する形で，中央処理装置側
からのマスク情報が優先順位決定回路14に供給される。
していれば上記割込みペンディング・ラッチ部10内に記
述されているために，上記スキャン・カウンタ11の歩進
に対応して，当該カウンタ値「ｐ」に対応する割込み単
位についての割込み要求トリガなどが優先順位決定回路
14に導かれることとなる。そしてそのとき，当該スキャ
ン・カウンタ値「ｐ」に対応する形で，中央処理装置側
からのマスク情報が優先順位決定回路14に供給される。
優先順位決定回路14は，第１図図示の構成の場合，割込
み要求トリガが立っているとマスクがオンである側の中
央処理装置に対して割込み要求信号を転送すべく例えば
割込み要求信号送出部15−０に要求信号をセットする。
これによって，中央処理装置１−０に対して，割込み要
求信号が送出される。このとき，割込み要求中指示ラッ
チ16−０に対して割込み要求中ビットがセットされ，送
出部15−０の内容と一緒になって要求中指示が選択回路
13に通知される。そして，以後選択回路13が当該割込み
単位番号に該当する割込み要求トリガを優先順位決定回
路14に出力しないようにする。なお上記において，マス
クがオンである側の中央処理装置に対して，割込み要求
信号を発するとしたが，第１図図示の２つの中央処理装
置１−０と１−１とからのそれぞれのマスクが共にオン
である場合には，若番の側の中央処理装置に対して割込
み要求信号を発するようにされている。
み要求トリガが立っているとマスクがオンである側の中
央処理装置に対して割込み要求信号を転送すべく例えば
割込み要求信号送出部15−０に要求信号をセットする。
これによって，中央処理装置１−０に対して，割込み要
求信号が送出される。このとき，割込み要求中指示ラッ
チ16−０に対して割込み要求中ビットがセットされ，送
出部15−０の内容と一緒になって要求中指示が選択回路
13に通知される。そして，以後選択回路13が当該割込み
単位番号に該当する割込み要求トリガを優先順位決定回
路14に出力しないようにする。なお上記において，マス
クがオンである側の中央処理装置に対して，割込み要求
信号を発するとしたが，第１図図示の２つの中央処理装
置１−０と１−１とからのそれぞれのマスクが共にオン
である場合には，若番の側の中央処理装置に対して割込
み要求信号を発するようにされている。
上述の如く，例えば中央処理装置１−０が例えば割込み
単位番号「ｐ」をもつ割込み単位からの割込み要求信号
を受け取ると，当該中央処理装置１−０は，当該割込み
単位に対応して上記入出力システム領域６から必要な情
報を，即ち当該割込み単位に関して先にチャネル装置が
書込んでおいた「割込み要因発生に対応した情報」を取
り込んで割込み処理を行う。即ち，当該中央処理装置例
えば１−０は，割込み要求信号を受け取ると，待ち時間
なしに割込み要因発生に対応した情報を読込んで処理に
入ることが可能となる。
単位番号「ｐ」をもつ割込み単位からの割込み要求信号
を受け取ると，当該中央処理装置１−０は，当該割込み
単位に対応して上記入出力システム領域６から必要な情
報を，即ち当該割込み単位に関して先にチャネル装置が
書込んでおいた「割込み要因発生に対応した情報」を取
り込んで割込み処理を行う。即ち，当該中央処理装置例
えば１−０は，割込み要求信号を受け取ると，待ち時間
なしに割込み要因発生に対応した情報を読込んで処理に
入ることが可能となる。
上記割込みペンディング・ラッチ７の内容は，チャネル
単位で割込みを行うモードが適用されている場合には，
中央処理装置１が割込み要求信号送出部15から割込み要
求信号を受け取ったときリセットするようにされ，また
割込みレベル単位で割込みを行うモードが適用される場
合には，割込みキュー（入出力システム領域６内に形成
される）が空になったときリセットするようにされる。
これらは，従来システムにおいては，前者モードのとき
チャネル装置が割込みキューのデキューを行い，また後
者モードのとき中央処理装置１がデキューするようにし
ていた点を考慮しつつ，本発明において統一的に取扱い
得るようにしたためであると考えてよい。上記ラッチの
７のリセットが行われた後に，割込み要求中指示ラッチ
16がリセットされる。
単位で割込みを行うモードが適用されている場合には，
中央処理装置１が割込み要求信号送出部15から割込み要
求信号を受け取ったときリセットするようにされ，また
割込みレベル単位で割込みを行うモードが適用される場
合には，割込みキュー（入出力システム領域６内に形成
される）が空になったときリセットするようにされる。
これらは，従来システムにおいては，前者モードのとき
チャネル装置が割込みキューのデキューを行い，また後
者モードのとき中央処理装置１がデキューするようにし
ていた点を考慮しつつ，本発明において統一的に取扱い
得るようにしたためであると考えてよい。上記ラッチの
７のリセットが行われた後に，割込み要求中指示ラッチ
16がリセットされる。
以上のようにして，中央処理装置が一連の割込み処理を
実行することとなる。このとき，例えば割込み単位＃ｒ
に対応する割込み要求信号が中央処理装置１−０に対し
て発せられている状態の下で，割込み単位＃ｔ（＃ｒと
＃ｔとは同一チャネル装置内での割込み要因に対応する
ものであっても）に対応する割込み要求信号は中央処理
装置１−１に対して送出されることがあり得る。しか
し，割込み単位＃ｒに対応する割込み要求信号が中央処
理装置１−０に対して発せられている状態の下で，同じ
割込み単位＃ｒに対する割込み要求信号が他の中央処理
装置１−１に対して発せられることは禁止されている。
実行することとなる。このとき，例えば割込み単位＃ｒ
に対応する割込み要求信号が中央処理装置１−０に対し
て発せられている状態の下で，割込み単位＃ｔ（＃ｒと
＃ｔとは同一チャネル装置内での割込み要因に対応する
ものであっても）に対応する割込み要求信号は中央処理
装置１−１に対して送出されることがあり得る。しか
し，割込み単位＃ｒに対応する割込み要求信号が中央処
理装置１−０に対して発せられている状態の下で，同じ
割込み単位＃ｒに対する割込み要求信号が他の中央処理
装置１−１に対して発せられることは禁止されている。
なお，命令によって，割込みの有無をチェックしまた割
込みが存在するときに割込み情報を取り込むようにする
場合においては,PSWの入出力マスクをオンであるように
強制すると，割込みの有無や上述の割込み単位が判り，
それ以後の動作は同じような処理手順となる。また，入
出力マスクや入出力サブマスクを変更する命令が発生し
た場合には，上述の割込み要求中指示ラッチをリセット
して，新しいマスクによる割込みが見えるようにすれば
足りる。
込みが存在するときに割込み情報を取り込むようにする
場合においては,PSWの入出力マスクをオンであるように
強制すると，割込みの有無や上述の割込み単位が判り，
それ以後の動作は同じような処理手順となる。また，入
出力マスクや入出力サブマスクを変更する命令が発生し
た場合には，上述の割込み要求中指示ラッチをリセット
して，新しいマスクによる割込みが見えるようにすれば
足りる。
（Ｅ） 発明の効果 以上説明した如く，本発明によれば，従来のシステムの
下で中央処理装置が非所望に待機状態に置かれていた態
様が解消される。また一つのチャネル装置内で２つの割
込み要因が発生した場合に，それぞれの要因について別
々の中央処理装置に対して割込みことができなかった
が，この点も解消される。
下で中央処理装置が非所望に待機状態に置かれていた態
様が解消される。また一つのチャネル装置内で２つの割
込み要因が発生した場合に，それぞれの要因について別
々の中央処理装置に対して割込みことができなかった
が，この点も解消される。
第１図は本発明が適用される一実施例データ処理システ
ム，第２図は第１図図示の主記憶制御部における一実施
例要部構成を示す。 図中,1は中央処理装置,2はチャネル装置,3はサブチャネ
ル,4は主記憶制御部,5は主記憶装置,6は入出力システム
領域,7は割込みペンディング・ラッチ,8は割込み要求発
生部を表す。
ム，第２図は第１図図示の主記憶制御部における一実施
例要部構成を示す。 図中,1は中央処理装置,2はチャネル装置,3はサブチャネ
ル,4は主記憶制御部,5は主記憶装置,6は入出力システム
領域,7は割込みペンディング・ラッチ,8は割込み要求発
生部を表す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 追永 勇次 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大西 克已 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 菊池 伸行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 立石 輝隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭57−207925（ＪＰ，Ａ) 特公 昭56−4938（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】複数の中央処理装置と１つまたは複数のチ
ャネル装置と主記憶装置と単一のチャネル装置に接続さ
れる複数のチャネルとをそなえ， 当該チャネルまたは割込みレベル単位に相当する割込み
単位に対応して当該割込み単位をもって入出力割込みを
行い当該入出力割込みを保留するよう構成すると共に， 上記主記憶装置の一部に入出力システム領域をもうけ
て，上記割込み単位に対応して当該入出力割込みに対す
る情報が当該入出力システム領域に書込まれて保持され
て割込みキューをもつ ようにしたデータ処理システムにおいて， 上記割込み単位毎に当該割込み単位番号に対応して上記
中央処理装置への割込み要求と割込みレベルとを保留す
る割込みペンディング・ラッチをもうけると共に， 上記任意の１つの中央処理装置からの割込みマスクを含
むマスク情報と上記割込みレベルとに対応して上記割込
みペンディング・ラッチに保留されている割込み要求の
１つを上記中央処理装置の１つに選択的に割付けるよう
にして，当該中央処理装置に割込み要求信号を発する割
込み要求発生部をもうけ， 当該割込み要求信号を受け取った中央処理装置は，上記
入出力システム領域の上記先に書込まれている内容を参
照して割込み処理の実行に入り，当該割込み要求と上記
保留状態とをリセットするようにした ことを特徴とする割込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037709A JPH0792785B2 (ja) | 1984-02-29 | 1984-02-29 | 割込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037709A JPH0792785B2 (ja) | 1984-02-29 | 1984-02-29 | 割込み処理方式 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59279411A Division JPS60209846A (ja) | 1984-12-26 | 1984-12-26 | 割込み処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60181860A JPS60181860A (ja) | 1985-09-17 |
| JPH0792785B2 true JPH0792785B2 (ja) | 1995-10-09 |
Family
ID=12505047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037709A Expired - Lifetime JPH0792785B2 (ja) | 1984-02-29 | 1984-02-29 | 割込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792785B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5265255A (en) * | 1990-09-24 | 1993-11-23 | International Business Machines Corp. | Personal computer system with interrupt controller |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010456B2 (ja) * | 1979-06-26 | 1985-03-18 | 富士通株式会社 | 位相同期回路 |
| JPS57207925A (en) * | 1981-06-17 | 1982-12-20 | Fujitsu Ltd | Controlling system |
-
1984
- 1984-02-29 JP JP59037709A patent/JPH0792785B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60181860A (ja) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4133030A (en) | Control system providing for the transfer of data in a communications processing system employing channel dedicated control blocks | |
| US4272819A (en) | Inter-subsystem direct transfer system | |
| US5367690A (en) | Multiprocessing system using indirect addressing to access respective local semaphore registers bits for setting the bit or branching if the bit is set | |
| US4325119A (en) | Process and apparatus employing microprogrammed control commands for transferring information between a control processor and communications channels | |
| EP0213952B1 (en) | Computer system for controlling virtual machines | |
| US4348725A (en) | Communication line service interrupt technique for a communications processing system | |
| US5214759A (en) | Multiprocessors including means for communicating with each other through shared memory | |
| US4959781A (en) | System for assigning interrupts to least busy processor that already loaded same class of interrupt routines | |
| US4261033A (en) | Communications processor employing line-dedicated memory tables for supervising data transfers | |
| EP0206654A1 (en) | Interrupt generation in a processor | |
| US3680058A (en) | Information processing system having free field storage for nested processes | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| US4336588A (en) | Communication line status scan technique for a communications processing system | |
| GB1602421A (en) | Processors for data processing systems | |
| JPS6242306B2 (ja) | ||
| JPH0792785B2 (ja) | 割込み処理方式 | |
| JPS6215899B2 (ja) | ||
| JPH0533414B2 (ja) | ||
| EP0323080B1 (en) | Multiprocessor memory access control system | |
| USRE34282E (en) | Memory control system | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| EP0098170B1 (en) | Access control processing system in computer system | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| JPS58158746A (ja) | 情報処理装置 | |
| JPS6057096B2 (ja) | 割込制御方式 |