JPH03282664A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPH03282664A JPH03282664A JP8271990A JP8271990A JPH03282664A JP H03282664 A JPH03282664 A JP H03282664A JP 8271990 A JP8271990 A JP 8271990A JP 8271990 A JP8271990 A JP 8271990A JP H03282664 A JPH03282664 A JP H03282664A
- Authority
- JP
- Japan
- Prior art keywords
- input
- microprocessor
- priority
- output
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入出力処理装置、特に情報処理装置の主記憶装
置と複数の入出力制御装置との間の優先度の異なる入出
力処理の多重処理を行なう入出力処理装置に関する。
置と複数の入出力制御装置との間の優先度の異なる入出
力処理の多重処理を行なう入出力処理装置に関する。
従来、この種の入出力処理装置は、処理の優先度に応し
て処理レベルを割付け、優先度の高い処理は高いレベル
で、優先度の低い処理は低いレベルで実行するようにし
て、低いレベルての処理中に高いレベルの処理の割込み
を許すようになっている。
て処理レベルを割付け、優先度の高い処理は高いレベル
で、優先度の低い処理は低いレベルで実行するようにし
て、低いレベルての処理中に高いレベルの処理の割込み
を許すようになっている。
上述した従来の入出力処理装置は、優先度の高い処理の
実行中は優先度の低い処理を中断しなげればならず、ま
た複数の処理レベルか必要てあり、割込み制御が複雑に
なると云う欠点がある。
実行中は優先度の低い処理を中断しなげればならず、ま
た複数の処理レベルか必要てあり、割込み制御が複雑に
なると云う欠点がある。
本発明の入出力処理装置は、主記憶装置と複数の入出力
装置のそれぞれの入出力制御装置とに接続され、入出力
の多重処理を行なう入出力処理装置において、共通部と
共通部に接続され入出力制御装置との間のそれぞれの通
信制御を行なう複数の入出力チャネルどから構成され、
この入出力チャネルは前記通信制御に従って発生ずる処
理内容に応した優先度を設定する優先度設定手段と、こ
の優先度設定手段によって設定した優先度に従って前記
共通部へ割込みを要求する割込み要求手段とを有し、前
記共通部は優先度の高い処理を実行する第１−のマイク
ロプロセッサと、優先度の低い処理を実行する第２のマ
イク）コブＤセッザと、ＭＵ記第１のマイクロプロセッ
サの指示に従って前記第２のマイクロプロセッサの実行
を抑止する実行抑止手段と、前記入出力チャネルからの
割込み要求の内から最も優先度の高い要求を選択して、
ｊホ択された要求が高優先度の要求である場合は前記第
１のマイクロプロセッサへ割込み、選択された要求か低
優先度の要求である場合は前記第２のマイク１コブロセ
ツザへ割込む割込み判定手段とを存することにより構成
される。
装置のそれぞれの入出力制御装置とに接続され、入出力
の多重処理を行なう入出力処理装置において、共通部と
共通部に接続され入出力制御装置との間のそれぞれの通
信制御を行なう複数の入出力チャネルどから構成され、
この入出力チャネルは前記通信制御に従って発生ずる処
理内容に応した優先度を設定する優先度設定手段と、こ
の優先度設定手段によって設定した優先度に従って前記
共通部へ割込みを要求する割込み要求手段とを有し、前
記共通部は優先度の高い処理を実行する第１−のマイク
ロプロセッサと、優先度の低い処理を実行する第２のマ
イク）コブＤセッザと、ＭＵ記第１のマイクロプロセッ
サの指示に従って前記第２のマイクロプロセッサの実行
を抑止する実行抑止手段と、前記入出力チャネルからの
割込み要求の内から最も優先度の高い要求を選択して、
ｊホ択された要求が高優先度の要求である場合は前記第
１のマイクロプロセッサへ割込み、選択された要求か低
優先度の要求である場合は前記第２のマイク１コブロセ
ツザへ割込む割込み判定手段とを存することにより構成
される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のフロック図て、１１個の入
出力チャネル２１，２２．〜２ｎと、共通部に属する水
平型マイクロプロセッサ１．垂直型マイクロプロセツサ
２．実行抑止回路３．制御記憶４および５．ローカルメ
モリ６、割込み判定部７．テデー転送制御部８．リード
データレジスタ９およびライトデータレシスク１ｏとを
有して構成されている。また第１図には入出力チャネル
２１、〜．２ｎのそれぞれに接続されノご入出力制御装
置３３．．３２．〜，３ｎおよび入出力装置４、１．
、４．２、〜，４ｎが示されている。
出力チャネル２１，２２．〜２ｎと、共通部に属する水
平型マイクロプロセッサ１．垂直型マイクロプロセツサ
２．実行抑止回路３．制御記憶４および５．ローカルメ
モリ６、割込み判定部７．テデー転送制御部８．リード
データレジスタ９およびライトデータレシスク１ｏとを
有して構成されている。また第１図には入出力チャネル
２１、〜．２ｎのそれぞれに接続されノご入出力制御装
置３３．．３２．〜，３ｎおよび入出力装置４、１．
、４．２、〜，４ｎが示されている。
水平型マイクロプロセッサ］は制御記憶４に接続されて
いて高優先度の処理を行なう水平型のプロセッサで、垂
直型マイクロプロセッサ２は制御記憶５に接続されてい
て低優先度の処理を行なう垂直型の１１コセツサで、共
にローカルメモリ６の接続された共通のハス１１に接続
されて互にデータの交換か行なえるようになっている。
いて高優先度の処理を行なう水平型のプロセッサで、垂
直型マイクロプロセッサ２は制御記憶５に接続されてい
て低優先度の処理を行なう垂直型の１１コセツサで、共
にローカルメモリ６の接続された共通のハス１１に接続
されて互にデータの交換か行なえるようになっている。
割込み判定部７は各入出力チャネルからの割込み要求を
受けて所定の優先順位に基ついて要求の選定を行なう６
テ一タ転送制御部８．リートデークレジスタ９およびラ
イトデータレシスタ］０は主記憶装置と人出力チャネル
との間のデータ転送を行なうためのレジスタおよび制御
装置である。
受けて所定の優先順位に基ついて要求の選定を行なう６
テ一タ転送制御部８．リートデークレジスタ９およびラ
イトデータレシスタ］０は主記憶装置と人出力チャネル
との間のデータ転送を行なうためのレジスタおよび制御
装置である。
以上の構成において、入出力チャネル２１゜〜、２ｎの
一つが入出力制御装置３１．〜３ｎの対応する一つから
送られる指示コートを受信すると、指示コードの内容を
解読し、信号線ＲＱを用いて共通部の割込み判定部７に
割込み要求を送出する６なお信号線ＲＱはそれぞれ割込
み優先度を指定する２ビツトの割込み要求線と割込みヘ
クトルの３ヒツトの合計５本の信号線から構成されてい
る。割込みの優先度を決定する要因の−っは指示コート
の内容であり、例えは磁気ディスクのキャップ」二での
コマンＩ・チェーン要求や、データ転送の起動要求など
が高優先度であり、チャネルプログラムの終了要求など
は低優先度の割込み要求となる。割込み判定部７は入出
力チャネル２１、〜．２ｎの割込み要求の中から最も優
先度の高い割込み要求を選択し、選択された要求を発生
したチャネル番号を生成する。選択した要求が高優先度
である場合には、信号線ＩＡを用いて水平型プロセッサ
１に割込む。なお信号線ＩＡは割込み要求信号］−ビッ
ト、チャネル番号３ヒツＩ〜および割込みベクトル３ピ
ツ１〜の計７ヒツトから構成されている。選択した要求
が低優先度の場合には、信号線ＩＢを用いて垂直型プロ
セッサ２に割込む。なおイ８−げ線Ｊ Ｈの内容はイ１
’２号線［Ａと同しである。ところて水゛Ｖ型マイクロ
ブＤセッ→）−１と垂直型マイクロプロセッサ２とが同
時に処理を行なうことかてきるため、資源（ローカルメ
モリ６等）の競合が発生ずる。例えは冒−カルメモリ６
のアクセスか競合した場合には、水平型マイクロプロセ
ッサ１は実行抑止回路３への信号線９を論理” １ ”
とし、ローカルメモリ６にアクセス中であることを通知
するか、垂直型マイクロプロセッサンも同様にローカル
メモリ６をアクセスする場合は、実行抑止回路３への信
号線すを論理パ］′”とする。このとき既に水平型マイ
クロプロセッサ１かローカルメモリ６をアクセス中てあ
れば、信号線Ｃか論理“１ノとなり、垂直型マイクロプ
ロセッサ２に待合せがかかり、垂直型マイクロプロセッ
サ２の動作は一時中断させられる。このようにして処理
は水平型マイクロプロセッサ１か垂直型マイクロブ１１
セツザ２に対して常に優先するか、資源の競合か発生し
ない限り水平型マイクロプロセッサ］と垂直型マイクロ
プロセッサ２とは並列動作か可スｉ栓である。
一つが入出力制御装置３１．〜３ｎの対応する一つから
送られる指示コートを受信すると、指示コードの内容を
解読し、信号線ＲＱを用いて共通部の割込み判定部７に
割込み要求を送出する６なお信号線ＲＱはそれぞれ割込
み優先度を指定する２ビツトの割込み要求線と割込みヘ
クトルの３ヒツトの合計５本の信号線から構成されてい
る。割込みの優先度を決定する要因の−っは指示コート
の内容であり、例えは磁気ディスクのキャップ」二での
コマンＩ・チェーン要求や、データ転送の起動要求など
が高優先度であり、チャネルプログラムの終了要求など
は低優先度の割込み要求となる。割込み判定部７は入出
力チャネル２１、〜．２ｎの割込み要求の中から最も優
先度の高い割込み要求を選択し、選択された要求を発生
したチャネル番号を生成する。選択した要求が高優先度
である場合には、信号線ＩＡを用いて水平型プロセッサ
１に割込む。なお信号線ＩＡは割込み要求信号］−ビッ
ト、チャネル番号３ヒツＩ〜および割込みベクトル３ピ
ツ１〜の計７ヒツトから構成されている。選択した要求
が低優先度の場合には、信号線ＩＢを用いて垂直型プロ
セッサ２に割込む。なおイ８−げ線Ｊ Ｈの内容はイ１
’２号線［Ａと同しである。ところて水゛Ｖ型マイクロ
ブＤセッ→）−１と垂直型マイクロプロセッサ２とが同
時に処理を行なうことかてきるため、資源（ローカルメ
モリ６等）の競合が発生ずる。例えは冒−カルメモリ６
のアクセスか競合した場合には、水平型マイクロプロセ
ッサ１は実行抑止回路３への信号線９を論理” １ ”
とし、ローカルメモリ６にアクセス中であることを通知
するか、垂直型マイクロプロセッサンも同様にローカル
メモリ６をアクセスする場合は、実行抑止回路３への信
号線すを論理パ］′”とする。このとき既に水平型マイ
クロプロセッサ１かローカルメモリ６をアクセス中てあ
れば、信号線Ｃか論理“１ノとなり、垂直型マイクロプ
ロセッサ２に待合せがかかり、垂直型マイクロプロセッ
サ２の動作は一時中断させられる。このようにして処理
は水平型マイクロプロセッサ１か垂直型マイクロブ１１
セツザ２に対して常に優先するか、資源の競合か発生し
ない限り水平型マイクロプロセッサ］と垂直型マイクロ
プロセッサ２とは並列動作か可スｉ栓である。
以上説明したように本発明は、入出力処理の優先レベル
に応して専用に処理を行なう２種のマイクロプロセッサ
を搭載することにより、優先度の異なる処理を並行して
実行可能とし、スループッ１〜を低下させることなく、
かつデータオーバーラン等のエラーの発生頻度を低下せ
しめると云う効果がある。
に応して専用に処理を行なう２種のマイクロプロセッサ
を搭載することにより、優先度の異なる処理を並行して
実行可能とし、スループッ１〜を低下させることなく、
かつデータオーバーラン等のエラーの発生頻度を低下せ
しめると云う効果がある。
第１図は本発明の一実施例のブロック図である。
］・・・水平型マイクロプロセッサ、２・・・垂直型マ
イクロプロセッサ、３ ・実行抑止回路、４，５制御記
憶、６・・・ローカルメモリ、７・・・割込み判定部、
８・・・データ転送制御部、９・・リードデータレジス
タ、１０・・・ライトデータレジスタ、１１・・・バス
、２］、、２２．〜２ｎ・・・入出力チャネル。
イクロプロセッサ、３ ・実行抑止回路、４，５制御記
憶、６・・・ローカルメモリ、７・・・割込み判定部、
８・・・データ転送制御部、９・・リードデータレジス
タ、１０・・・ライトデータレジスタ、１１・・・バス
、２］、、２２．〜２ｎ・・・入出力チャネル。
Claims (1)
- 主記憶装置と複数の入出力装置のそれぞれの入出力制御
装置とに接続され、入出力の多重処理を行なう入出力処
理装置において、共通部と共通部に接続され入出力制御
装置との間のそれぞれの通信制御を行なう複数の入出力
チャネルとから構成され、この入出力チャネルは前記通
信制御に従って発生する処理内容に応じた優先度を設定
する優先度設定手段と、この優先度設定手段によつて設
定した優先度に従って前記共通部へ割込みを要求する割
込み要求手段とを有し、前記共通部は優先度の高い処理
を実行する第１のマイクロプロセッサと、優先度の低い
処理を実行する第２のマイクロプロセッサと、前記第１
のマイクロプロセッサの指示に従って前記第２のマイク
ロプロセッサの実行を抑止する実行抑止手段と、前記入
出力チャネルからの割込み要求の内から最も優先度の高
い要求を選択して、選択された要求が高優先度の要求で
ある場合は前記第１のマイクロプロセッサへ割込み、選
択された要求が低優先度の要求である場合は前記第２の
マイクロプロセッサへ割込む割込み判定手段とを有する
ことを特徴とする入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271990A JPH03282664A (ja) | 1990-03-29 | 1990-03-29 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271990A JPH03282664A (ja) | 1990-03-29 | 1990-03-29 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03282664A true JPH03282664A (ja) | 1991-12-12 |
Family
ID=13782221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8271990A Pending JPH03282664A (ja) | 1990-03-29 | 1990-03-29 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03282664A (ja) |
-
1990
- 1990-03-29 JP JP8271990A patent/JPH03282664A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083261A (en) | Dynamically alterable interrupt priority circuit | |
| US5131081A (en) | System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers | |
| KR0176262B1 (ko) | 무방향 인터럽트를 동적으로 조정하기 위한 방법 및 장치 | |
| US20020199052A1 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
| JPH071495B2 (ja) | データ処理システム | |
| JPH04257054A (ja) | チャネル間接続装置 | |
| US7035277B1 (en) | Priority-based arbitration system for context switching applications | |
| US7007138B2 (en) | Apparatus, method, and computer program for resource request arbitration | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| EP0865633B1 (en) | Solid state data processor with versatile multisource interrupt organization | |
| JP2002073527A (ja) | Ｄｍａコントローラ | |
| US7979615B1 (en) | Apparatus for masked arbitration between masters and requestors and method for operating the same | |
| US8090801B1 (en) | Methods and apparatus for performing remote access commands between nodes | |
| JP2003150395A (ja) | プロセッサとそのプログラム転送方法 | |
| JPH03282664A (ja) | 入出力処理装置 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JPS6041138A (ja) | 割込み制御装置 | |
| EP1193607B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| JPH06230985A (ja) | タスク制御回路、及びマイクロプロセッサ | |
| KR100451722B1 (ko) | 직접 메모리 액세스 제어 장치 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPH04346140A (ja) | 共有メモリのアクセス制御装置 | |
| US7111301B1 (en) | Request and completion queue load balancing | |
| JPH0533414B2 (ja) | ||
| Barned et al. | Uniform Driver Interface (UDI) reference implementation and determinism |