JPH01226061A - 中央処理装置割込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、中央処理装置への割込みをｉ！Ｉｌ！！す
る中央処理装置割込み方式に関する。

（従来の技術） 従来、中央処理装Ｍ（以下ＣＰＵと称する）への磁気デ
ィスク装置等のデバイスの割込み要求は、割込み線を介
してＣＰＵに通知される。このため、割込み線の本数が
割込み要求を発生するデバイスの数より少ない場合には
、同等の割込みレベルの複数のデバイスを同じ割込み線
に割当てて接続している。この際、複数のデバイスが共
通して使用している割込み線から割込み要求を入力した
場合、何れのデバイスからの割込み要求であるか、割込
み処理ルーチンに入ってからソフトウェアによりステー
タスから判断する等して識別していた。

また、第２図に示すようなベクタ方式によるＣＰＵＩへ
の割込み方式では、各デバイス２．３がそれぞれベクタ
発生回路４．５を有している。

そして、デバイス２．３からの割込み要求があると、割
込み回路６を介してＣＰＵＩに割込み要求、が通知され
る。ＣＰＵ１は割込み要求を入力した後、割込みが受け
られる状態になると割込みサイクル等の特別なサイクル
を発生し、割込み要求を発生したデバイスからのベクタ
番号をフェッチする。こうして、ＣＰＩＪｌはフェッチ
したベクタ番号からメモリ７のアドレスを計算し、この
アドレスに格納される割込みに対応するプログラムが格
納されている番地、すなわち飛先番地を読出すことによ
って、割込み処理ルーチンに入る。このようにベクタ方
式の場合では、割込みデバイス２゜３のそれぞれにベク
タ発生回路４．５を設け、このベクタ発生回路４，５か
らのベクタ番号からメモリのアドレスを計算して飛先番
地を読むことにより割込み処理ルーチンに入っていた。

（発明が解決しようとする課題） このように従来のＣＰＬＩ割込み方式で、割込み線に複
数のデバイスを接続する場合では、この割込み線から割
込み要求を入力した際に、何れのデバイスからの割込み
要求であるかを割込み処理ルーチンでソフトウェアによ
り判断するために処理速度が遅かった。また、ベクタ方
式による場合では、各側込みデバイスにそれぞれベクタ
発生回路を設け、このベクタ発生回路からのベクタ番号
から飛先番地が格納されているメモリのアドレスを計算
し、飛先番地を読込むという処理が必要であった。

この発明は上記のような点に鑑みてなされたもので、簡
単な構成で効率の良い割込みが可能な中央処理装置割込
み方式を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、デバイスの割込み処理を行なう中央処理装
置に対して、デバイスが割込み要求を発生した場合、割
込み制御回路が上記デバイスからの割込み信号を入力し
て、この割込み信号に対応する割込み処理プログラムの
格納番地を、各側込みに対応する処理プログラムの格納
番地が格納されているテーブルから選択して、中央処理
装置に送出することにより割込み処理ルーチンに入るよ
うに構成するものである。

（作用） このようにして構成される中央処理装置割込み方式にお
いては、デバイスからの割込み要求の発生の際に、割込
み制−回路が割込みに対応したプログラムが格納された
飛先番地をテーブルから選択するので、中央処理装置は
この飛先番地を直接読込んで割込み処理ルーチンに入る
ことができる。

（実施例） 以下、口面を参照してこの発明の一実施例を説明する。

第１図はこの発明の一実施例にかかわる中央処理装置割
込み方式の構成を示すブロック図である。同図において
１１は割込みサイクル時に、割込みに対応したプログラ
ムが格納されている先頭番地である飛先番地を７エツチ
する吊央処理装置（以下ＣＰＵと称する）である。１２
は各側込みデバイス（図示せず）からの割込み要求を入
力し、上記ＣＰ　Ｕ　１１への割込みを制御する割込み
制御回路である。１３は各側込みデバイスの割込みに対
応するプログラムの先頭番地が格納されている飛先番地
格納テーブルであり、上記割込み制御回路１２内に設け
られる。１４は上記割込み制御回路１２にデバイスから
の割込み要求が入力された際に、上記ＣＰ　Ｕ　１１に
割込みを通知するための割込み線である。１５は上記Ｃ
Ｐ　ｔＪ　１１が割込みを受付けられる割込みサイクル
であることを割込み制御回路１２に通知するためのステ
ータス線である。１６は上記ＣＰ　Ｕ　１１のデータバ
スである。

このようにして構成される中央処理１ｉ１割込み方式の
動作を説明する。

ここでは、割込み制御回路１２に複数のデバイス（ＩＮ
ＴＯ，１，・・・、Ｎ、・・・）から、割込み要求が入
力されるものとする。また、この割込みに対応する処理
プログラムへの飛先番地（０，１，・・・。

Ｎ、・・・）が、飛先番地格納テーブルに格納されてい
る。

まず、磁気ディスク装置等のデバイスがＣＰＵ１１への
割込み要求を発生すると、割込み制御回路１２にこのデ
バイスからの割込み信号が入力される。

割込み制−回路１２は、割込み信号を入力すると、ＣＰ
Ｕ１１に割込み線１４を介して割込みを通知する。

ＣＰ　Ｕ　１１は実行中の処理が終了し、割込みが受付
けられる状態になると、ステータス線１５を介して割込
みサイクルであることを割込み制御回路１２に通知する
。割込み制御回路１２は、飛先番地格納テーブル１３か
ら割込みデバイスに対応したプログラムが格納されてい
るメモリの飛先番地を選択する。

例えば、割込み制御回路１２がｒｌＮＴＩＪから割込み
を入力すると、飛先番地格納テーブル１３の「飛先番地
１」に格納されている番地を選択する。

そして、割込み制御回路１２は、この飛先番地をデータ
バス１６に送出する。ＣＰ　ＩＪ　１１は、割込みサイ
クルであればこの割込み制御回路１２からの飛先番地を
読込み、この番地からの割込みに対応する割込み処理プ
ログラムを実行する。

このように割込み制御回路１２にデバイスからの割込み
信号を入力するように構成することによって、多くの割
込み要因を持つ場合であっても、簡単な構成で割込みｉ
ｌＪ　’ＷＪすることができる。また、デバイスの割込
みに対応した割込み処理プログラムが格納されている番
地を直接ＣＰＵが読込むことにより、割込み処理を高速
化することができる。

さらに、従来の割込み方式であるベクタ方式では各別込
みデバイスがそれぞれベクタ発生回路を有していなけれ
ばならなかったのに対し、割込み制御回路が全ての割込
みデバイスに共通であるためハードウェアを小さくでき
、ＣＰ　Ｕ　１１側の割込み処理回路も簡単な構成にす
ることができる。

［発明の効果コ 以上のようにこの発明によれば、割込み制御回路が中央
処理装置に対するデバイスからの割込み信号を入力し、
割込みに対応するプログラムが格納されている番地を選
択して中央処理装置に送出するので、中央処理装置に対
するデバイスの割込みを高速に行ない処理効率を高める
ことが可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係わる中央処理装置割込
み方式の構成を示すブロック図、第２図は従来の割込み
方式であるベクタ方式の構成を示すブロック図である。 １１・・・中央処理装置、１２・・・割込み制御回路、
１３・・・飛先番地格納テーブル、１４・・・割込み線
、１５・・・ステータス線、１６・・・データバス。 出願人代理人　弁理士　鈴　江　武　彦第１図 第２図

Claims (1)

【特許請求の範囲】
1. 各種デバイスの割込み処理を行なう中央処理装置と、こ
   の中央処理装置に対する上記デバイスからの割込み信号
   を入力する割込み制御回路と、上記デバイスの割込み処
   理プログラムの格納番地を格納するテーブルと、上記割
   込み制御回路が割込み信号を入力した際に上記テーブル
   から割込み信号に対応する割込み処理プログラムの格納
   番地を検索する検索手段とを具備したことを特徴とする
   中央処理装置割込み方式。