JPH08212082A - データ処理装置及び割り込み制御方法 - Google Patents

データ処理装置及び割り込み制御方法

Info

Publication number
JPH08212082A
JPH08212082A JP1960595A JP1960595A JPH08212082A JP H08212082 A JPH08212082 A JP H08212082A JP 1960595 A JP1960595 A JP 1960595A JP 1960595 A JP1960595 A JP 1960595A JP H08212082 A JPH08212082 A JP H08212082A
Authority
JP
Japan
Prior art keywords
interrupt
devices
control
interruption
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1960595A
Other languages
English (en)
Inventor
Takayuki Matsuki
隆幸 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP1960595A priority Critical patent/JPH08212082A/ja
Publication of JPH08212082A publication Critical patent/JPH08212082A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 割り込み禁止状態あるいは割り込み処理中に
累積された複数の割り込みを割り込み発生順に処理しつ
つ、割り込み処理時間を短縮するデータ処理装置を提供
する。 【構成】 所定の演算処理を実行する演算処理部2と、
演算処理部2に対するデータの入出力機能を有する複数
のI/O機器3,・・・と、各I/O機器3,・・・のそれぞ
れに対応した割り込み制御を行う複数のI/O制御部
4,・・・と、複数のI/O機器3,・・・に発生した割り込
み要求の発生順序を記憶する発生順序記憶部5と、発生
順序記憶部5に記憶された割り込み要求順序に基づいて
複数のI/O機器3,・・・における異なる複数の割り込
み制御を順次まとめて行う共有割り込み制御部6と、を
備える。この場合、共有割り込み制御部6は、割り込み
要求に基づいて割り込み要因を判別し、最適なI/O制
御部を起動するようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ処理装置におけ
る割り込み制御技術に係り、詳しくは、データ処理装置
に接続された複数のI/O機器に対する割り込み制御方
法に関する。
【0002】
【従来の技術】従来、このような割り込み制御方法とし
て、例えば、特公平3−70810号公報に示すような
割り込み制御方式が知られている。この方式は、モニタ
プログラムを実行するプロセッサと、複数の割り込み源
と、割り込み源に対応する複数のタスクプログラムを格
納したメモリとからなるデータ処理システムによって構
成されている。
【0003】以上の構成において、その動作は、予めメ
モリ内に格納されたタスクプログラムがグループ分けさ
れ、各グループに割り込み機番が割り当てられることに
より、割り込み源からの割り込みに対し、モニタプログ
ラムによって対応する割り込み機番のグループの複数の
タスクプログラムに対して順次実行権が渡される。そし
て、実行権が渡されたタスクプログラムによって対応す
る割り込み源の割り込み要因の有無が判別され、割り込
み要因に応じた処理が行われた後に、実行権がモニタプ
ログラムに返却される。これによって、複数の割り込み
が発生した場合、発生した順に処理が行われる。また、
グループ化により割り込み機番の数を抑えることがで
き、容易にI/Oユニットの増設ができるようになって
いる。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の割り込み制御方式にあっては、モニタプログ
ラムから各タスクプログラムに処理の受け渡しを行うよ
うになっていたため、以下に述べるような問題点があっ
た。すなわち、従来の割り込み制御方式では、複数のI
/Oユニットの各々に対応するタスクプログラムによっ
て割り込み制御が行われていたため、例えば、あるタス
クプログラムの割り込み制御処理中に複数の割り込みが
累積した場合や、複数の割り込みが同時に発生した場合
等のようなときには、割り込み発生順序通りに割り込み
処理を実行することができなかった。また、実行権を渡
されたタスクプログラムによって対応する割り込み源の
割り込み要因の有無の判別が行われていたため、割り込
み要因とは直接関係のないI/Oユニットの割り込み処
理制御を含むタスクプログラムが起動されることとな
り、結果として、タスクプログラムによる割り込み処理
実行時間が長くなるという問題点があった。
【0005】本発明の課題は、上記問題点を解消し、割
り込み禁止状態あるいは割り込み処理中に累積された複
数の割り込みを割り込み発生順に処理しつつ、割り込み
処理時間を短縮することにある。
【0006】
【課題を解決するための手段】上記課題を解決する発明
の構成は、図1に示すように、所定の演算処理を実行す
る演算処理部2と、演算処理部2に対するデータの入出
力機能を有する複数のI/O機器3,・・・と、各I/O
機器3,・・・のそれぞれに対応した割り込み制御を行う
複数のI/O制御部4,・・・と、複数のI/O機器3,・
・・に発生した割り込み要求の発生順序を記憶する発生順
序記憶部5と、発生順序記憶部5に記憶された割り込み
要求順序に基づいて前記複数のI/O機器3,・・・にお
ける異なる複数の割り込み制御を順次まとめて行う共有
割り込み制御部6と、を備える。
【0007】この場合、共有割り込み制御部6は、割り
込み要求に基づいて割り込み要因を判別するとともに、
判別結果に基づいて最適なI/O制御部4,・・・を起動
することが好ましい。また、共有割り込み制御部6が有
する機能を複数のI/O制御部4,・・・のいずれか1つ
のI/O制御部4に含ませることも有効である。
【0008】
【作用】ある特定のI/O機器に割り込みが発生し、こ
のI/O機器より割り込み要求が行われた場合、共有割
り込み制御部6によって割り込み要求がどのI/O機器
より行われかの割り込み要因の判別が行われ、割り込み
要求のあったI/O機器に対応するI/O制御部が起動
される。このとき、起動されたI/O制御部によって実
際のI/O機器の割り込み制御処理が行われ、処理が終
了すると、共有割り込み制御部6に制御が戻される。そ
して、共有割り込み制御部6における割り込み制御処理
が終了されるまで、共有割り込み制御が行われる。
【0009】ここで、複数のI/O機器に割り込みが発
生した場合、前述の1つのI/O機器に割り込みが発生
した場合と同様の処理が行われるが、この場合には、割
り込み要求の発生した順序が発生順序記憶部5に記憶さ
れる。そして、共有割り込み制御部6では、記憶された
順序にしたがって各I/O機器に対応するI/O制御部
が順次起動される。これによって、割り込みの発生した
順序で割り込み処理が実行される。
【0010】
【実施例】以下、本発明の好適な実施例を図面を参照し
て説明する。まず、本発明の実施例の構成を説明する。
図2は、本発明の一実施例に係るデータ処理装置1の要
部構成を示すブロック図であり、図2に示す以外の構成
は図1と同様とする。図2において、演算制御部10
は、図1における演算処理部2の機能を有し、データ処
理装置1の全体的な制御を行う。割り込みコントローラ
11は、各I/O機器3,・・・からのそれぞれの割り込
み要求を1つの割り込みとして集約する。但し、この割
り込みコントローラ11内では、割り込み要求信号の加
工は一切行われない。
【0011】図3は、割り込みセンスレジスタ12の内
容を説明するための図である。割り込みセンスレジスタ
12は、割り込みコントローラ11からの割り込み要求
信号がどのI/O機器3,・・・から発信されたものかを
判定するために設けられたレジスタであり、複数の割り
込み要求が同時に発生した場合、あるいは、割り込み制
御処理中に複数の割り込み要求が累積した場合に、この
割り込みセンスレジスタ12内に割り込み発生の要因を
設定する。具体的には、演算処理部2に8つのI/O機
器3,・・・が接続される場合を考えると、割り込みセン
スレジスタ12は8ビット(IRA〜IRHの1ビット
×8)のレジスタにより構成され、図3に示すように、
各ビットがそれぞれ要因に対応しており、割り込み要求
のあったI/O機器3,・・・に対応するビットがONに
設定される。
【0012】図4は、割り込み順序センスレジスタ13
の内容を説明するための図である。割り込み順序センス
レジスタ13は、複数のI/O機器3,・・・から複数の
割り込み要求同時に発生した場合、あるいは、割り込み
制御所履中に複数の割り込み要求が累積した場合に、割
り込み順序を設定するレジスタである。具体的には、演
算処理部2に8つのI/O機器3,・・・が接続される場
合を考えると、割り込み順序センスレジスタ13は4バ
イト(IRA_SP〜IRH_SPの4ビット×8)の
レジスタにより構成され、図4に示すように、各割り込
み要因毎に4ビット情報を有し、割り込み要求のあった
I/O機器3,・・・に対応する4ビットが“0000
B”の場合は要因なし、“0001B”〜“1110
B”の場合はそのまま割り込み順序となる。
【0013】次に、本実施例の動作を図5及び図6を参
照して説明する。図5は、共有割り込み制御の手順を示
すフローチャートであり、図6は、各I/O制御部4,
・・・における割り込み制御の手順を示すフローチャート
である。なお、以下の説明においてS及びPはそれぞれ
各処理ステップを示す。まず、全てのI/O制御部4,
・・・におけるI/O機器制御プログラムは、各I/O機
器3,・・・の初期化処理時に、自プログラムの割り込み
制御処理の先頭アドレスを、全てのI/O機器制御プロ
グラムがアクセスできる共有メモリのアドレスとなるよ
うに設定する。また、共有割り込み制御機能を有する共
有割り込み制御部6の親プログラムは、割り込みコント
ローラ11により、I/O機器3,・・・の割り込み発生
を1つに集約して共有割り込み制御処理を実行する。
【0014】ここで、ある1つのI/O機器3において
割り込みが発生した場合について説明する。I/O機器
3から割り込み要求が行われた場合、図5に示すよう
に、共有割り込み制御部6によって共有割り込み制御処
理を起動する。共有割り込み制御処理では、まず、前述
の割り込みセンスレジスタ12の内容に基づいて割り込
み要因のセンスを行い、どのI/O機器3,・・・におい
て割り込みが発生したかを判別する(S1)。そして、
割り込み要求のあったI/O機器3,・・・の割り込み制
御処理の起動アドレスを共有メモリから取得し、要因と
なるI/O機器3に対応するI/O制御部4に割り込み
制御の実行権を移して割り込み制御処理を起動する。起
動したI/O制御部4の割り込み制御処理では、図6に
示すように、自I/O機器3の割り込み制御処理だけを
実行し(P1)、割り込み制御処理終了後に、再び共有
割り込み制御処理に戻って割り込み処理を終了する。
【0015】次に、複数のI/O機器3,・・・において
同時に割り込みが発生した場合や、割り込み制御処理実
行中に複数の割り込みが累積した場合について説明す
る。複数のI/O機器3,・・・から同時に割り込み要求
が行われた場合、図5に示す共有割り込み制御処理で
は、まず、前述の割り込みセンスレジスタ12の内容に
基づいて割り込み要因のセンスを行い、どのI/O機器
3,・・・において割り込みが発生したかを判別する(S
1)。ここで、複数の割り込みが発生しているか否かの
チェック、具体的には、割り込みセンスレジスタ12に
複数のビットがONになっているか否かをチェックする
(S2)。そして、複数のビットがONになっていた場
合、前述の割り込み順序センスレジスタ13の内容に基
づいて割り込み要求のあったI/O機器3,・・・の要求
順序を判定する(S3)。
【0016】そして、割り込み要求のあった順にI/O
機器3,・・・の割り込み制御処理の起動アドレスを共有
メモリから取得し、要因となるI/O機器3に対応する
I/O制御部4に割り込み制御の実行権を移して、図6
に示すように、割り込み制御処理を実行し(P1)、割
り込み制御処理終了後に、再び共有割り込み制御処理に
戻る。次いで、割り込み要求のあった全ての要因に対し
て割り込み制御処理を行ったか否かをチェックし(S
5)、全ての割り込み処理を行うまで、上記S4からの
処理を繰り返し実行する。
【0017】以上説明したように、本実施例では、複数
の割り込みが同時に発生した場合や割り込み制御処理実
行中に割り込みが累積した場合、割り込み順序センスレ
ジスタ13に割り込みの発生順序が記録されるため、こ
の割り込み順序センスレジスタ13の内容に基づいて割
り込み発生順序を正しく認識することができる。また、
共有割り込み制御部6における共有割り込み制御処理を
1つの親プログラムとするとともに、各I/O制御部
4,・・・における割り込み制御処理を子プログラムと
し、親プログラムに全てのI/O機器3,・・・の共有割
り込み制御機能を持たせることにって、割り込み要求の
あったI/O機器3に対する子プログラムだけを起動で
きるので、不要なプログラム実行による処理時間の低下
を抑えることができる。
【0018】なお、本実施例において、外部I/O機器
3,・・・は8つとなっているが、この数は任意であり、
これに伴って、割り込みセンスレジスタ12及び割り込
み順序センスレジスタ13の必要なビット数も変わるこ
とはいうまでもない。また、割り込み制御処理の親プロ
グラムとなる共有割り込み制御部6の機能を任意のI/
O制御部4に持たせるようにしてもよい。
【0019】
【発明の効果】以上の説明から明らかなように、本発明
によれば、同時に複数の割り込みが発生した場合、ある
いは、割り込み発生から割り込み処理終了までに累積さ
れた複数の割り込みが発生した場合であっても複数の割
り込み処理を割り込み発生順に高速に処理することがで
きる。
【図面の簡単な説明】
【図1】本発明のデータ処理装置の原理図。
【図2】本実施例のデータ処理装置の要部構成を示すブ
ロック図。
【図3】割り込みセンスレジスタの内容例を示す説明
図。
【図4】割り込み順序センスレジスタの内容例を示す説
明図。
【図5】共有割り込み制御処理の流れを示すフローチャ
ート。
【図6】各I/O制御部における割り込み制御処理の流
れを示すフローチャート。
【符号の説明】
1 データ処理装置 2 演算処理部 3 I/O機器 4 I/O制御部 5 発生順序記憶部 6 共有割り込み制御部 10 演算制御部 11 割り込みコントローラ 12 割り込みセンスレジスタ 13 割り込み順序センスレジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 所定の演算処理を実行する演算処理部
    と、 前記演算処理部に対するデータの入出力機能を有する複
    数のI/O機器と、 前記各I/O機器のそれぞれに対応した割り込み制御を
    行う複数のI/O制御部と、 前記複数のI/O機器に発生した割り込み要求の発生順
    序を記憶する発生順序記憶部と、 前記発生順序記憶部に記憶された割り込み要求順序に基
    づいて前記複数のI/O機器における異なる複数の割り
    込み制御を順次まとめて行う共有割り込み制御部と、を
    備えることを特徴とするデータ処理装置。
  2. 【請求項2】 前記共有割り込み制御部は、割り込み要
    求に基づいて割り込み要因を判別するとともに、判別結
    果に基づいて最適な前記I/O制御部を起動することを
    特徴とする請求項1記載のデータ処理装置。
  3. 【請求項3】 複数のI/O機器のすべての割り込み要
    求を受け付ける共有割り込み制御処理を行い、共有割り
    込み制御処理中に特定のI/O機器から割り込み要求が
    発生した場合、 当該割り込み要求を発生順序毎に記憶し、 割り込み要求発信元を特定し、 記憶した割り込み発生順序に基づいて特定された割り込
    み要求発信元のI/O機器に対応する割り込み制御処理
    を実行する、ことを特徴とする割り込み制御方法。
JP1960595A 1995-02-07 1995-02-07 データ処理装置及び割り込み制御方法 Pending JPH08212082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1960595A JPH08212082A (ja) 1995-02-07 1995-02-07 データ処理装置及び割り込み制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1960595A JPH08212082A (ja) 1995-02-07 1995-02-07 データ処理装置及び割り込み制御方法

Publications (1)

Publication Number Publication Date
JPH08212082A true JPH08212082A (ja) 1996-08-20

Family

ID=12003841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1960595A Pending JPH08212082A (ja) 1995-02-07 1995-02-07 データ処理装置及び割り込み制御方法

Country Status (1)

Country Link
JP (1) JPH08212082A (ja)

Similar Documents

Publication Publication Date Title
EP0290942B1 (en) Guest machine execution control system for virtual machine system
JPH08212082A (ja) データ処理装置及び割り込み制御方法
JP2846760B2 (ja) プログラマブルコントローラ
JP2970082B2 (ja) 仮想クラスタ間通信処理装置
JP2000010910A (ja) データ転送制御装置およびデータ転送制御方法ならびに記録媒体
JP2616542B2 (ja) 疑似障害発生システム
JPH0772874B2 (ja) 割込み受取り装置
JPH06103110A (ja) ブレークポイント設定方式
JPS63155330A (ja) マイクロプログラム制御装置
JPH0375832A (ja) 仮想計算機制御方式
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JPS58158746A (ja) 情報処理装置
JPH01226061A (ja) 中央処理装置割込み方式
JPH0635757A (ja) Cpuの異常検出装置
JPS60539A (ja) 処理進行モニタ方式
JPS60178543A (ja) 割込み制御方式
JPH0721111A (ja) 優先順位決定システム
JPH02311903A (ja) プログラマブルコントローラ
JPS63196903A (ja) プログラマブルコントロ−ラ
JPS61288232A (ja) 出力命令制御方式
JPH05241986A (ja) 入出力命令リトライ方式
JPH04302346A (ja) マルチプロセッサシステム
JPH03191459A (ja) 割り込み応答処理装置
JPS61156307A (ja) シ−ケンス制御装置
JPH0690671B2 (ja) 入出力装置のアクセス方法