JP2616542B2 - 疑似障害発生システム - Google Patents
疑似障害発生システムInfo
- Publication number
- JP2616542B2 JP2616542B2 JP5158333A JP15833393A JP2616542B2 JP 2616542 B2 JP2616542 B2 JP 2616542B2 JP 5158333 A JP5158333 A JP 5158333A JP 15833393 A JP15833393 A JP 15833393A JP 2616542 B2 JP2616542 B2 JP 2616542B2
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- shared memory
- processing
- device number
- access request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】複数の処理装置からの共用メモリ
アクセス要求を一括して制御するメモリアクセス制御装
置において、障害処理の評価に用いる擬似障害発生シス
テムに関する。
アクセス要求を一括して制御するメモリアクセス制御装
置において、障害処理の評価に用いる擬似障害発生シス
テムに関する。
【０００２】
【従来の技術】特開昭６１−２０８１３４号公報には、
複数のデータ処理装置から送出される複数のリクエスト
に伴うデータの順序性に対して発生する誤りを検出する
ための方式が示されている。
複数のデータ処理装置から送出される複数のリクエスト
に伴うデータの順序性に対して発生する誤りを検出する
ための方式が示されている。
【０００３】また、特開昭６１−１４１０４６号公報に
は、複数のメモリリクエストからなるシーケンスを検出
してデバッグ割込みを起動し、本来デバッグ割込みを起
動する必要のないタイミングでの余分なデバッグ割込み
のケースをなくすことにした技術が示されている。
は、複数のメモリリクエストからなるシーケンスを検出
してデバッグ割込みを起動し、本来デバッグ割込みを起
動する必要のないタイミングでの余分なデバッグ割込み
のケースをなくすことにした技術が示されている。
【０００４】従来のメモリアクセス制御装置は、複数台
の演算処理装置や入出力処理装置等を接続でき、一度に
複数の処理装置からの共有メモリアクセス要求を一括し
て受信でき、所定の優先順位に従ってこれらの共用メモ
リアクセス要求の実行順序を決定する。メモリアクセス
実行部はパイプライン制御され、実行順序に従い選択さ
れた共用メモリアクセス要求は、この実行部にて順番に
実行されてゆく。
の演算処理装置や入出力処理装置等を接続でき、一度に
複数の処理装置からの共有メモリアクセス要求を一括し
て受信でき、所定の優先順位に従ってこれらの共用メモ
リアクセス要求の実行順序を決定する。メモリアクセス
実行部はパイプライン制御され、実行順序に従い選択さ
れた共用メモリアクセス要求は、この実行部にて順番に
実行されてゆく。
【０００５】各共用メモリアクセス要求は受信時に要求
元処理装置に特有な装置番号が付加される。この装置番
号は共用メモリアクセス要求がメモリアクセス処理の実
行部に渡された後も、パイプライン中をメモリアクセス
要求に付加されて持ち回られ、処理終了後にリプライ先
処理装置、すなわち要求元の処理装置の識別用に使用さ
れる。
元処理装置に特有な装置番号が付加される。この装置番
号は共用メモリアクセス要求がメモリアクセス処理の実
行部に渡された後も、パイプライン中をメモリアクセス
要求に付加されて持ち回られ、処理終了後にリプライ先
処理装置、すなわち要求元の処理装置の識別用に使用さ
れる。
【０００６】以上のような制御を行い、メモリアクセス
制御装置は複数の処理装置からの共用メモリアクセス要
求を順次実行する。
制御装置は複数の処理装置からの共用メモリアクセス要
求を順次実行する。
【０００７】このメモリアクセス制御装置にて障害が発
生した場合は、障害箇所が共用メモリアクセス要求受信
部など各処理装置に個別の部分であれば、障害範囲は該
当する処理装置のインタフェース部分に限定され、他の
処理装置は問題なく動作可能である。障害発生箇所がメ
モリアクセス実行部の場合は、障害箇所がメモリアクセ
ス制御装置の共通部であるため、どの処理装置からの共
用メモリアクセス要求に障害が発生するかは不定であ
る。
生した場合は、障害箇所が共用メモリアクセス要求受信
部など各処理装置に個別の部分であれば、障害範囲は該
当する処理装置のインタフェース部分に限定され、他の
処理装置は問題なく動作可能である。障害発生箇所がメ
モリアクセス実行部の場合は、障害箇所がメモリアクセ
ス制御装置の共通部であるため、どの処理装置からの共
用メモリアクセス要求に障害が発生するかは不定であ
る。
【０００８】一方擬似障害発生機能は、装置やシステム
の障害処理機能の評価を行うためにあり、保守／診断な
どの機能を司るメモリアクセス制御装置に対し外部のサ
ービスプロセッサから、障害設定箇所や発生タイミング
等の情報を設定することで装置内に擬似的に障害を発生
させることが可能である。
の障害処理機能の評価を行うためにあり、保守／診断な
どの機能を司るメモリアクセス制御装置に対し外部のサ
ービスプロセッサから、障害設定箇所や発生タイミング
等の情報を設定することで装置内に擬似的に障害を発生
させることが可能である。
【０００９】
【発明が解決しようとする課題】従来技術に示したメモ
リアクセス制御装置の擬似障害発生システムでは、メモ
リアクセス制御装置が複数の処理装置からの共用メモリ
アクセス要求を同時に受信できる。このため、メモリア
クセス実行部、すなわちメモリアクセス制御装置の共通
部に対して擬似障害を発生させた場合、どの処理装置か
らの共用メモリアクセス要求に擬似障害が発生するかは
不定であった。
リアクセス制御装置の擬似障害発生システムでは、メモ
リアクセス制御装置が複数の処理装置からの共用メモリ
アクセス要求を同時に受信できる。このため、メモリア
クセス実行部、すなわちメモリアクセス制御装置の共通
部に対して擬似障害を発生させた場合、どの処理装置か
らの共用メモリアクセス要求に擬似障害が発生するかは
不定であった。
【００１０】例えば、特定の処理装置からの共用メモリ
アクセス要求に障害が発生したケースの障害処理の評価
を行う場合、従来のメモリアクセス制御装置では目的の
処理装置だけを接続した構成に限られ、評価する構成が
限定されるという問題がありこれを改善することが課題
である。
アクセス要求に障害が発生したケースの障害処理の評価
を行う場合、従来のメモリアクセス制御装置では目的の
処理装置だけを接続した構成に限られ、評価する構成が
限定されるという問題がありこれを改善することが課題
である。
【００１１】実際のマシンで装置評価を行う場合、あら
ゆる環境での評価を行い品質を向上する必要があり、特
にメモリアクセス制御装置の場合は、複数の処理装置を
接続し共用メモリアクセスの処理の負荷を高めたケース
の評価も必要であり、このケースにて特定の処理装置か
らの共用メモリアクセス要求に関する障害処理評価に困
難がある。
ゆる環境での評価を行い品質を向上する必要があり、特
にメモリアクセス制御装置の場合は、複数の処理装置を
接続し共用メモリアクセスの処理の負荷を高めたケース
の評価も必要であり、このケースにて特定の処理装置か
らの共用メモリアクセス要求に関する障害処理評価に困
難がある。
【００１２】
【課題を解決するための手段】上述した問題点を解決す
るため、本発明の疑似障害発生システムは、複数の処理
装置からメモリアクセス制御装置に送出された共用メモ
リアクセス要求に対して擬似障害を発生させる擬似障害
発生システムであって、前記共用メモリアクセスに付加
された前記複数の処理装置の各々の装置種別と同一装置
種別内での装置番号とを処理終了まで持ち回り保持する
装置番号保持手段と、前記擬似障害を発生させる前記複
数の処理装置の各々の前記装置種別を指定する第１の装
置指定手段と、同一装置種別での前記装置番号を指定す
る第２の装置指定手段と、前記装置番号保持手段に保持
された前記装置種別と第１の装置指定手段の出力とを比
較する第１の比較手段と、前記装置番号保持手段に保持
された前記装置番号と第２の装置指定手段の出力とを比
較する第２の比較手段と、前記第１の比較手段だけを有
効として前記装置種別だけを比較するための装置指定モ
ード信号を格納する手段とを具備する。
るため、本発明の疑似障害発生システムは、複数の処理
装置からメモリアクセス制御装置に送出された共用メモ
リアクセス要求に対して擬似障害を発生させる擬似障害
発生システムであって、前記共用メモリアクセスに付加
された前記複数の処理装置の各々の装置種別と同一装置
種別内での装置番号とを処理終了まで持ち回り保持する
装置番号保持手段と、前記擬似障害を発生させる前記複
数の処理装置の各々の前記装置種別を指定する第１の装
置指定手段と、同一装置種別での前記装置番号を指定す
る第２の装置指定手段と、前記装置番号保持手段に保持
された前記装置種別と第１の装置指定手段の出力とを比
較する第１の比較手段と、前記装置番号保持手段に保持
された前記装置番号と第２の装置指定手段の出力とを比
較する第２の比較手段と、前記第１の比較手段だけを有
効として前記装置種別だけを比較するための装置指定モ
ード信号を格納する手段とを具備する。
【００１３】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１４】図１を参照すると、本発明の第１の実施例
は、共用メモリアクセス要求を発生し、応答（リプラ
イ）データを受取る複数の処理装置１０３１，１０３２
…１０３ｎ、所定の処理装置番号と擬似障害情報を発生
するサービスプロセッサ１２４、複数の処理装置１０３
１−１０３ｎからの共用メモリアクセス要求およびサー
ビスプロセッサ１２４からの所定の処理装置番号および
擬似障害情報に基いて指定された装置のみに対し、擬似
障害を発生しメモリアクセスを実行するメモリアクセス
制御装置１０１およびこのメモリアクセス制御装置１０
１からメモリアクセスが行われる共用メモリ１０２を含
む。
は、共用メモリアクセス要求を発生し、応答（リプラ
イ）データを受取る複数の処理装置１０３１，１０３２
…１０３ｎ、所定の処理装置番号と擬似障害情報を発生
するサービスプロセッサ１２４、複数の処理装置１０３
１−１０３ｎからの共用メモリアクセス要求およびサー
ビスプロセッサ１２４からの所定の処理装置番号および
擬似障害情報に基いて指定された装置のみに対し、擬似
障害を発生しメモリアクセスを実行するメモリアクセス
制御装置１０１およびこのメモリアクセス制御装置１０
１からメモリアクセスが行われる共用メモリ１０２を含
む。
【００１５】メモリアクセス制御装置１０１における要
求受信部１０５，１０７…１０９は、複数の処理装置１
０３１−１０３ｎのうち対応する処理装置からの共用メ
モリアクセス要求を受信する。
求受信部１０５，１０７…１０９は、複数の処理装置１
０３１−１０３ｎのうち対応する処理装置からの共用メ
モリアクセス要求を受信する。
【００１６】装置番号設定部１０４，１０６，１０８
は、この共用メモリアクセス要求の受信とともに各処理
装置１０３１−１０３ｎ個別の装置番号を、処理装置対
応に設定する。
は、この共用メモリアクセス要求の受信とともに各処理
装置１０３１−１０３ｎ個別の装置番号を、処理装置対
応に設定する。
【００１７】優先順位制御部ＰＲＩ１２３は、要求受信
部１０５，１０７および１０９で受信された複数の共用
メモリアクセス要求のうちどの共用メモリアクセス要求
が最優先に処理され共用メモリ１０２をアクセスするか
を決定する。切替回路１１１は優先順位制御部ＰＲＩ１
２３からの選択指示信号によりこの優先順位制御部ＰＲ
Ｉ１２３で決定された最優先共用メモリアクセス要求を
選択する。
部１０５，１０７および１０９で受信された複数の共用
メモリアクセス要求のうちどの共用メモリアクセス要求
が最優先に処理され共用メモリ１０２をアクセスするか
を決定する。切替回路１１１は優先順位制御部ＰＲＩ１
２３からの選択指示信号によりこの優先順位制御部ＰＲ
Ｉ１２３で決定された最優先共用メモリアクセス要求を
選択する。
【００１８】切替回路１１０も優先順位制御部ＰＲＩ１
２３からの選択指示信号により、装置番号設定部１０
４，１０６および１０８で設定された装置番号を選択す
る。メモリアクセス要求実行部１１３は、切替回路１１
１で選択された最優先の共用メモリアクセス要求を保持
する。同様に装置番号保持部１１２は切替回路１１０で
選択された装置番号を受入れ、共用メモリアクセス実行
中保持する。
２３からの選択指示信号により、装置番号設定部１０
４，１０６および１０８で設定された装置番号を選択す
る。メモリアクセス要求実行部１１３は、切替回路１１
１で選択された最優先の共用メモリアクセス要求を保持
する。同様に装置番号保持部１１２は切替回路１１０で
選択された装置番号を受入れ、共用メモリアクセス実行
中保持する。
【００１９】擬似障害指示レジスタ１１５は、外部のサ
ービスプロセッサＳＶＰ１２４から擬似障害情報を格納
できる。格納される擬似障害情報は、擬似障害を発生さ
せるメモリアクセス制御装置１０１内の位置、発生のタ
イミングおよび障害種別などを指定できる。
ービスプロセッサＳＶＰ１２４から擬似障害情報を格納
できる。格納される擬似障害情報は、擬似障害を発生さ
せるメモリアクセス制御装置１０１内の位置、発生のタ
イミングおよび障害種別などを指定できる。
【００２０】切替回路１１１で選択された共用メモリア
クセス要求は、メモリアクセス要求実行部１１３に格納
されたあと、メモリアクセス制御部１２５に与えられ、
メモリアクセスが実行される。
クセス要求は、メモリアクセス要求実行部１１３に格納
されたあと、メモリアクセス制御部１２５に与えられ、
メモリアクセスが実行される。
【００２１】一方、要求受信部１０５，１０７および１
０９による共用メモリアクセス要求の受信時、装置番号
設定部１０４，１０６および１０８に設定された複数の
処理装置の番号が設定される。これら装置番号は優先順
位制御部１２３からの選択指示信号により切替回路１１
０で選択される。
０９による共用メモリアクセス要求の受信時、装置番号
設定部１０４，１０６および１０８に設定された複数の
処理装置の番号が設定される。これら装置番号は優先順
位制御部１２３からの選択指示信号により切替回路１１
０で選択される。
【００２２】このようにして装置番号が共用メモリアク
セスに付加される。そして選択された装置番号は装置番
号保持部１１２に与えられ、共用メモリアクセス実行中
保持され、メモリアクセス動作終了後にリプライ制御部
１１９にて終了報告先の装置番号、すなわち要求元の処
理装置の番号認識用として用いられる。
セスに付加される。そして選択された装置番号は装置番
号保持部１１２に与えられ、共用メモリアクセス実行中
保持され、メモリアクセス動作終了後にリプライ制御部
１１９にて終了報告先の装置番号、すなわち要求元の処
理装置の番号認識用として用いられる。
【００２３】このようにしてメモリアクセス制御装置１
０１は複数の処理装置１０３からの共用メモリアクセス
要求を制御する。
０１は複数の処理装置１０３からの共用メモリアクセス
要求を制御する。
【００２４】デコーダ１１７は擬似障害指示手段１１５
から与えられる擬似障害情報を解読する。
から与えられる擬似障害情報を解読する。
【００２５】装置指定レジスタ１１４は外部のサービス
プロセッサＳＶＰ１２４から与えられる処理装置番号を
格納する。
プロセッサＳＶＰ１２４から与えられる処理装置番号を
格納する。
【００２６】比較回路１１６は、この装置レジスタ１１
４からの所定の処理装置番号と、装置番号保持部１１２
からの現在メモリアクセス実行中の共用メモリアクセス
要求の要求元処理装置番号とを比較し、一致したときそ
の値を論理“１”にして出力する。
４からの所定の処理装置番号と、装置番号保持部１１２
からの現在メモリアクセス実行中の共用メモリアクセス
要求の要求元処理装置番号とを比較し、一致したときそ
の値を論理“１”にして出力する。
【００２７】アンドゲート１１８は比較回路１１６の出
力が論理“１”を示している間デコーダ１１７からの解
読結果を出力する。この出力がメモリアクセス制御部１
２５に与えられ、所定の擬似障害が装置１０１内に発生
される。
力が論理“１”を示している間デコーダ１１７からの解
読結果を出力する。この出力がメモリアクセス制御部１
２５に与えられ、所定の擬似障害が装置１０１内に発生
される。
【００２８】次に本発明の第１の実施例の動作について
詳細に説明する。
詳細に説明する。
【００２９】図１を参照すると、複数の処理装置１０３
１−１０３ｎから与えられる共用メモリアクセス要求
は、処理装置対応の要求受信部で受信されたあと切替回
路１１１で優先順位制御部１２３からの指示信号により
選択される。外部のサービスプロセッサＳＶＰ１２４か
ら与えられる擬似障害情報は擬似障害情報指示レジスタ
１１５に格納されたあとデコーダ１１７で解読される。
一方、外部のサービスプロセッサＳＶＰ１２４から与え
られる所定の装置番号が装置指定レジスタ１１４に格納
されたあと、レジスタ１１４の出力である装置番号と装
置番号保持部１１２に保持されている現在メモリアクセ
ス実行中の共用メモリアクセス要求の要求元処理装置番
号とが比較回路１１６で比較され一致がとられると論理
“１”を示す信号が出力される。この比較回路１１６の
出力が論理“１”のときだけデコーダ１１７の出力がア
ンドゲート１１８により有効となり、所定の擬似障害が
メモリアクセス制御装置１０１内で発生される。この結
果、複数の処理装置１０３１，１０３２…１０３ｎから
の共用メモリアクセス要求がメモリアクセス要求実行部
１１３に与えられ処理されるケースでも装置指定手段１
１４で示された装置以外の処理装置からの共用メモリア
クセス要求には擬似障害が発生せず、指定の処理装置か
らの共用メモリアクセス要求だけに障害を発生させるこ
とができる。
１−１０３ｎから与えられる共用メモリアクセス要求
は、処理装置対応の要求受信部で受信されたあと切替回
路１１１で優先順位制御部１２３からの指示信号により
選択される。外部のサービスプロセッサＳＶＰ１２４か
ら与えられる擬似障害情報は擬似障害情報指示レジスタ
１１５に格納されたあとデコーダ１１７で解読される。
一方、外部のサービスプロセッサＳＶＰ１２４から与え
られる所定の装置番号が装置指定レジスタ１１４に格納
されたあと、レジスタ１１４の出力である装置番号と装
置番号保持部１１２に保持されている現在メモリアクセ
ス実行中の共用メモリアクセス要求の要求元処理装置番
号とが比較回路１１６で比較され一致がとられると論理
“１”を示す信号が出力される。この比較回路１１６の
出力が論理“１”のときだけデコーダ１１７の出力がア
ンドゲート１１８により有効となり、所定の擬似障害が
メモリアクセス制御装置１０１内で発生される。この結
果、複数の処理装置１０３１，１０３２…１０３ｎから
の共用メモリアクセス要求がメモリアクセス要求実行部
１１３に与えられ処理されるケースでも装置指定手段１
１４で示された装置以外の処理装置からの共用メモリア
クセス要求には擬似障害が発生せず、指定の処理装置か
らの共用メモリアクセス要求だけに障害を発生させるこ
とができる。
【００３０】以上のようにして、サービスプロセッサ１
２４から擬似障害指示と障害発生の共用メモリアクセス
要求の要求元処理装置番号を設定することで、複数の処
理装置１０３１，１０３２…１０３ｎが多重に共用メモ
リアクセス要求を実行している環境においても、特定の
処理装置からの共用メモリアクセス要求に対して擬似的
に障害を発生させることができる。
２４から擬似障害指示と障害発生の共用メモリアクセス
要求の要求元処理装置番号を設定することで、複数の処
理装置１０３１，１０３２…１０３ｎが多重に共用メモ
リアクセス要求を実行している環境においても、特定の
処理装置からの共用メモリアクセス要求に対して擬似的
に障害を発生させることができる。
【００３１】次に本発明の第２の実施例について図２を
参照して詳細に説明する。
参照して詳細に説明する。
【００３２】図２を参照すると、本発明の第２の実施例
において、第１の実施例の処理装置１０３１，１０３
２，…１０３ｎ，サービスプロセッサＳＶＰ１２４およ
び共用メモリ１０２のみならず、要求受信部１０５，１
０７および１０９、装置番号設定部１０４，１０６およ
び１０８、各処理装置へのリプライデータレジスタ１２
０−１２２、優先順位制御部ＰＲＩ１２３、切替回路１
１０および１１１、メモリアクセス要求実行部１１３、
擬似障害情報レジスタ１１５、デコーダ１１７、リプラ
イ制御部１１９およびメモリアクセス制御部１２５に対
応する構成要素は同じである。
において、第１の実施例の処理装置１０３１，１０３
２，…１０３ｎ，サービスプロセッサＳＶＰ１２４およ
び共用メモリ１０２のみならず、要求受信部１０５，１
０７および１０９、装置番号設定部１０４，１０６およ
び１０８、各処理装置へのリプライデータレジスタ１２
０−１２２、優先順位制御部ＰＲＩ１２３、切替回路１
１０および１１１、メモリアクセス要求実行部１１３、
擬似障害情報レジスタ１１５、デコーダ１１７、リプラ
イ制御部１１９およびメモリアクセス制御部１２５に対
応する構成要素は同じである。
【００３３】本発明の第２の実施例の特徴の１つは、装
置指定モードにより有効比較動作が異なることになる。
置指定モードにより有効比較動作が異なることになる。
【００３４】これを以下詳述する。サービスプロセッサ
ＳＶＰ１２４は、装置指定モードを示す情報をレジスタ
２０１に格納し、装置種別を指定する情報を第１の装置
指定レジスタ２０２に格納し、装置種別内の装置番号を
指定する情報をレジスタ２０３に格納する。
ＳＶＰ１２４は、装置指定モードを示す情報をレジスタ
２０１に格納し、装置種別を指定する情報を第１の装置
指定レジスタ２０２に格納し、装置種別内の装置番号を
指定する情報をレジスタ２０３に格納する。
【００３５】装置指定モードを示す情報を格納するレジ
スタ２０１の内容が“０”を示すとき、次の動作がなさ
れる。すなわち、レジスタ２０２からの装置種別指定情
報と装置番号保持部１１２から与えられる処理中の共用
メモリアクセス要求の装置番号の装置種別情報とが第１
の比較回路２０４で比較され、レジスタ２０３からの装
置種別内の装置番号と装置番号保持部１１２から与えら
れる処理中の共用メモリアクセス要求の装置番号の同一
装置種別内の装置番号部とが第２の比較回路２０５で比
較され、第１の実施例と同様の擬似障害発生動作がなさ
れる。
スタ２０１の内容が“０”を示すとき、次の動作がなさ
れる。すなわち、レジスタ２０２からの装置種別指定情
報と装置番号保持部１１２から与えられる処理中の共用
メモリアクセス要求の装置番号の装置種別情報とが第１
の比較回路２０４で比較され、レジスタ２０３からの装
置種別内の装置番号と装置番号保持部１１２から与えら
れる処理中の共用メモリアクセス要求の装置番号の同一
装置種別内の装置番号部とが第２の比較回路２０５で比
較され、第１の実施例と同様の擬似障害発生動作がなさ
れる。
【００３６】装置指定モードを示す情報を格納するレジ
スタ２０１の内容が“１”を示すとき、次の動作がなさ
れる。すなわち、レジスタ２０２からの装置種別指定情
報と装置番号保持部１１２から与えられる処理中の共用
メモリアクセス要求の装置番号の装置種別情報とが比較
回路２０４で比較される。比較回路２０５では、装置種
別内の装置番号を指定するレジスタ２０３の出力と装置
番号保持部１１２から与えられる処理中の共用メモリア
クセス要求の装置番号の同一装置種別内の装置番号部と
を比較する。しかしこの比較結果のいかんにかかわら
ず、レジスタ２０１の出力が“１”であるとき、オアゲ
ート２０６の出力は“１”となる。この結果、比較回路
２０４で装置種別情報さえ一致すれば、デコーダ１１７
で解読された擬似障害指示信号がアンドゲート２０７で
有効化され、擬似障害を所定の箇所に発生させることが
できる。
スタ２０１の内容が“１”を示すとき、次の動作がなさ
れる。すなわち、レジスタ２０２からの装置種別指定情
報と装置番号保持部１１２から与えられる処理中の共用
メモリアクセス要求の装置番号の装置種別情報とが比較
回路２０４で比較される。比較回路２０５では、装置種
別内の装置番号を指定するレジスタ２０３の出力と装置
番号保持部１１２から与えられる処理中の共用メモリア
クセス要求の装置番号の同一装置種別内の装置番号部と
を比較する。しかしこの比較結果のいかんにかかわら
ず、レジスタ２０１の出力が“１”であるとき、オアゲ
ート２０６の出力は“１”となる。この結果、比較回路
２０４で装置種別情報さえ一致すれば、デコーダ１１７
で解読された擬似障害指示信号がアンドゲート２０７で
有効化され、擬似障害を所定の箇所に発生させることが
できる。
【００３７】上述の様にメモリアクセス制御装置１０１
に接続される複数の処理装置１０３に複数種類の処理装
置があり、複数の処理装置１０３が共用メモリアクセス
要求を実行している環境で、特定の種別の処理装置１０
３からの共用メモリアクセス要求に対して擬似障害を発
生させることができる。
に接続される複数の処理装置１０３に複数種類の処理装
置があり、複数の処理装置１０３が共用メモリアクセス
要求を実行している環境で、特定の種別の処理装置１０
３からの共用メモリアクセス要求に対して擬似障害を発
生させることができる。
【００３８】
【発明の効果】本発明により複数の処理装置を接続可能
なメモリアクセス制御装置で、これら複数の処理装置か
らの共用メモリアクセス要求を同時に受信し実行可能な
メモリアクセス制御装置で、ある特定の処理装置からの
要求に対してだけ擬似障害を設定可能とすることで、特
定の処理装置からの共用メモリアクセス実行中に障害が
発生したケースの障害処理の評価を装置構成を意識せず
に実施可能であるという効果がある。
なメモリアクセス制御装置で、これら複数の処理装置か
らの共用メモリアクセス要求を同時に受信し実行可能な
メモリアクセス制御装置で、ある特定の処理装置からの
要求に対してだけ擬似障害を設定可能とすることで、特
定の処理装置からの共用メモリアクセス実行中に障害が
発生したケースの障害処理の評価を装置構成を意識せず
に実施可能であるという効果がある。
【００３９】実際のマシンで装置評価を行う場合、あら
ゆる環境での評価を行い品質を向上する必要があり、特
にメモリアクセス制御装置の場合は、複数の処理装置を
接続し共用メモリアクセスの処理の負荷を高めたケース
の評価も必要であり、このケースにて特定の処理装置か
らの共用メモリアクセス要求に関する障害処理評価を装
置構成に制限なく行うことができる。
ゆる環境での評価を行い品質を向上する必要があり、特
にメモリアクセス制御装置の場合は、複数の処理装置を
接続し共用メモリアクセスの処理の負荷を高めたケース
の評価も必要であり、このケースにて特定の処理装置か
らの共用メモリアクセス要求に関する障害処理評価を装
置構成に制限なく行うことができる。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
１０１ メモリアクセス制御装置 １０２ 共用メモリ １０３１ 処理装置 １０３２ 処理装置 １０３ｎ 処理装置 １０４ 装置番号設定部 １０５ 要求受信部 １０６ 装置番号設定部 １０７ 要求受信部 １０８ 装置番号設定部 １０９ 要求受信部 １１０ 切替回路 １１１ 切替回路 １１２ 装置番号保持部 １１３ メモリアクセス要求実行部 １１４ 装置指定レジスタ １１５ 擬似障害指示レジスタ １１６ 比較回路 １１７ デコーダ １１８ アンドゲート １１９ リプライ制御部 １２０ リプライデータレジスタ １２１ リプライデータレジスタ １２２ リプライデータレジスタ １２３ 優先順位制御部 １２４ サービスプロセッサ １２５ メモリアクセス制御部 ２０１ レジスタ ２０２ レジスタ ２０３ レジスタ ２０４ 第１の比較回路 ２０５ 第２の比較回路 ２０６ オアゲート ２０７ アンドゲート
Claims (1)
- 【請求項１】複数の処理装置からメモリアクセス制御装
置に送出された共用メモリアクセス要求に対して擬似障
害を発生させる擬似障害発生システムにおいて、 前記共用メモリアクセスに付加された前記複数の処理装
置の各々の装置種別と同一装置種別内での装置番号とを
処理終了まで持ち回り保持する装置番号保持手段と、 前記擬似障害を発生させる前記複数の処理装置の各々の
前記装置種別を指定する第１の装置指定手段と、 同一装置種別での前記装置番号を指定する第２の装置指
定手段と、 前記装置番号保持手段に保持された前記装置種別と第１
の装置指定手段の出力とを比較する第１の比較手段と、 前記装置番号保持手段に保持された前記装置番号と第２
の装置指定手段の出力とを比較する第２の比較手段と、 前記第１の比較手段だけを有効として前記装置種別だけ
を比較するための装置指定モード信号を格納する手段と
を具備することを特徴とする擬似障害発生システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158333A JP2616542B2 (ja) | 1993-06-29 | 1993-06-29 | 疑似障害発生システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5158333A JP2616542B2 (ja) | 1993-06-29 | 1993-06-29 | 疑似障害発生システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0713803A JPH0713803A (ja) | 1995-01-17 |
| JP2616542B2 true JP2616542B2 (ja) | 1997-06-04 |
Family
ID=15669356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158333A Expired - Lifetime JP2616542B2 (ja) | 1993-06-29 | 1993-06-29 | 疑似障害発生システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616542B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5544878B2 (ja) * | 2009-12-25 | 2014-07-09 | 富士通株式会社 | 故障制御装置、プロセッサコア、演算処理装置、情報処理装置および擬似故障制御方法 |
| JP5229747B2 (ja) * | 2010-05-28 | 2013-07-03 | エヌイーシーコンピュータテクノ株式会社 | 情報処理装置及び情報処理装置の実行制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63231540A (ja) * | 1987-03-19 | 1988-09-27 | Nec Corp | 擬似障害発生回路 |
-
1993
- 1993-06-29 JP JP5158333A patent/JP2616542B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0713803A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0380858B1 (en) | Method and apparatus for detecting and correcting errors in a pipelined computer system | |
| JPH0332818B2 (ja) | ||
| US7043582B2 (en) | Self-nesting interrupts | |
| JP2616542B2 (ja) | 疑似障害発生システム | |
| US5278840A (en) | Apparatus and method for data induced condition signalling | |
| CA1303745C (en) | Apparatus and method for data induced condition signaling | |
| JPH0147818B2 (ja) | ||
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPH07225681A (ja) | 割込制御装置 | |
| JPS60164842A (ja) | 命令先取り装置 | |
| US6081881A (en) | Method of and apparatus for speeding up the execution of normal extended mode transfer instructions | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| EP0655686A1 (en) | Retry control method and device for control processor | |
| JPH04338825A (ja) | 演算処理装置 | |
| JP2504570B2 (ja) | 記憶領域の書き込み検査処理方法 | |
| JP3012618B1 (ja) | 被検査プログラムのデバグ方法とそのデバグ方式 | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JPH01226031A (ja) | 情報処理装置のパイプライン制御方式 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH05158872A (ja) | データ処理装置 | |
| JPH04344938A (ja) | 割込発生回路 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPH0581013A (ja) | プロセツサ | |
| JPH01147773A (ja) | ベクトル処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970114 |