JPS62145432A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62145432A JPS62145432A JP28874385A JP28874385A JPS62145432A JP S62145432 A JPS62145432 A JP S62145432A JP 28874385 A JP28874385 A JP 28874385A JP 28874385 A JP28874385 A JP 28874385A JP S62145432 A JPS62145432 A JP S62145432A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- selection signal
- unit
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、マイクロコンビエータ等のデータ処理装置に
関し、特に高速のタスク切換えが可能な方法を備えたデ
ータ処理装置に関する。
関し、特に高速のタスク切換えが可能な方法を備えたデ
ータ処理装置に関する。
データ処理装置では、プログラムの実行中に何らかの要
因によってプログラムの実行を一時中断し、その要因に
応じた処理プログラムの実行に切換える必要が生じるこ
とがある（タスク切換え）。
因によってプログラムの実行を一時中断し、その要因に
応じた処理プログラムの実行に切換える必要が生じるこ
とがある（タスク切換え）。
たトエハ、マイクロコンピュータ等においては外部周辺
！ｉｔからの処理要求や、内蔵タイマの設定時間経過、
シリアルデータ転送終了等の処理要求のためにタスクを
切換えてそれぞれの処理要求に対応しなければならない
場合がある。そして、タイマからの処理要求には高速に
タスク切換えをしなければ設定時間どおりに正確に処理
を行なえないし、シリアルデータ転送では次のデータ転
送ま。
！ｉｔからの処理要求や、内蔵タイマの設定時間経過、
シリアルデータ転送終了等の処理要求のためにタスクを
切換えてそれぞれの処理要求に対応しなければならない
場合がある。そして、タイマからの処理要求には高速に
タスク切換えをしなければ設定時間どおりに正確に処理
を行なえないし、シリアルデータ転送では次のデータ転
送ま。
でに処理を行なえばよいので高速なタスク切換えは要求
されないというようにタスク切換え要求には関連を要す
る要求と要しない要求がある。また、タスク切換えの要
求はプログラム実行中のどの時点において発生するかが
決まらないので、割込みによってタスクを切換える方法
が用いられている。
されないというようにタスク切換え要求には関連を要す
る要求と要しない要求がある。また、タスク切換えの要
求はプログラム実行中のどの時点において発生するかが
決まらないので、割込みによってタスクを切換える方法
が用いられている。
タスクを切換えるためには現在実行中の命令のアドレス
を指定しているプログラム・カウンタの値の変更が必要
であり、もとのタスクに復帰するためにはプログラム・
カウンタの値、ステータス・レジスタの値等を退避させ
ておくことが必要である。
を指定しているプログラム・カウンタの値の変更が必要
であり、もとのタスクに復帰するためにはプログラム・
カウンタの値、ステータス・レジスタの値等を退避させ
ておくことが必要である。
従来、タスク切換えを行なうためには２種類の方式が用
いらｎてきた。１つの方式は、プログラム・カウンタと
ステータス・レジスタの退避場所、いわゆるスタック・
レジスタを設け、タスクを切換えるときには用布用いら
れ°Ｃいるプログラム・カウンタ及びステータス・レジ
スタをスタック・レジスタに退避させ、プログラム・カ
ウンタ（びステータス・レジスタに切換えるべきタスク
に対応した番地をロードしタスクを切換える方式であり
、これは高速にタスク切換えが可能である。しかしなが
ら、タスクの数が多いときは、その数だけスタック・レ
ジスタが必要でハードウェアが多くなる欠点がある。他
の１つの方式は、スタック・ポインタを備えタスクを切
換えるときには、現在用いられているプログラム・カウ
ンタの値及び必要に応じてステータス・レジスタの値や
他のレジスタの値を、スタック・ポインタでアドレスを
指定されたメモリ（スタック・メモリ）へ退避させた後
、プログラム・カウンタの値を切換えるべきタスクに対
応した番地シζ設定してそのタスクの処理を行ないもと
の処理へ復帰するときはスタック・メモリに退避さｎて
いるプログラム・カウンタの値等をＹＭ４！ＩＩさせる
方式であり、スタックメモリさえ十分に準備しておけば
無限にネスティング数を増せる。しかしながら、プログ
ラム・カウンタの値等をスタック・ポインタでアドレス
指定してメモリに退避するために時間が長くかかるため
、高速にタスク切換えをする必要のある場合には適さな
い。このように従来技術では高速・低速両方のタスク切
換え要求をもつデータ処理装置には適さない欠点があっ
た。
いらｎてきた。１つの方式は、プログラム・カウンタと
ステータス・レジスタの退避場所、いわゆるスタック・
レジスタを設け、タスクを切換えるときには用布用いら
れ°Ｃいるプログラム・カウンタ及びステータス・レジ
スタをスタック・レジスタに退避させ、プログラム・カ
ウンタ（びステータス・レジスタに切換えるべきタスク
に対応した番地をロードしタスクを切換える方式であり
、これは高速にタスク切換えが可能である。しかしなが
ら、タスクの数が多いときは、その数だけスタック・レ
ジスタが必要でハードウェアが多くなる欠点がある。他
の１つの方式は、スタック・ポインタを備えタスクを切
換えるときには、現在用いられているプログラム・カウ
ンタの値及び必要に応じてステータス・レジスタの値や
他のレジスタの値を、スタック・ポインタでアドレスを
指定されたメモリ（スタック・メモリ）へ退避させた後
、プログラム・カウンタの値を切換えるべきタスクに対
応した番地シζ設定してそのタスクの処理を行ないもと
の処理へ復帰するときはスタック・メモリに退避さｎて
いるプログラム・カウンタの値等をＹＭ４！ＩＩさせる
方式であり、スタックメモリさえ十分に準備しておけば
無限にネスティング数を増せる。しかしながら、プログ
ラム・カウンタの値等をスタック・ポインタでアドレス
指定してメモリに退避するために時間が長くかかるため
、高速にタスク切換えをする必要のある場合には適さな
い。このように従来技術では高速・低速両方のタスク切
換え要求をもつデータ処理装置には適さない欠点があっ
た。
本発明は、複数個のプログラム・カウンタ及びステータ
ス・レジスタの対とスタックポインタとを備え、高速に
タスクの切換えをする必要のあるときは、プログラム・
カウンタ及びステータス・レジスタの対を他の対に切り
換える方式を用いるように指定でき、また高速が要求さ
れない場合にはスタック・ポインタを用いてプログラム
・カウンタ及びステータス・レジスタの値をメモリに退
避する方式を用いるように指定できる構成にすることに
よって、両者の方式を割込み要求の必要応答速度に応じ
て使い分は高速を要求するタスク切換え要求にζも高速
を要求しないタスク切換え要求にも対応可能でタスク切
換え処理に最適なデータ処理装置を提供することを目的
とする。
ス・レジスタの対とスタックポインタとを備え、高速に
タスクの切換えをする必要のあるときは、プログラム・
カウンタ及びステータス・レジスタの対を他の対に切り
換える方式を用いるように指定でき、また高速が要求さ
れない場合にはスタック・ポインタを用いてプログラム
・カウンタ及びステータス・レジスタの値をメモリに退
避する方式を用いるように指定できる構成にすることに
よって、両者の方式を割込み要求の必要応答速度に応じ
て使い分は高速を要求するタスク切換え要求にζも高速
を要求しないタスク切換え要求にも対応可能でタスク切
換え処理に最適なデータ処理装置を提供することを目的
とする。
本発明によると、プログラム及びデータを記憶する記憶
部と、プログラムされた命令のアドレスを指定する複数
のプログラム・カウンタと、命令の実行結果の状態を記
憶する複数のステータス・レジスタと、前記複数のプロ
グラム・カウンタの中の１個及び前記複数のステータス
・レジスタの中の１個を選択する選択信号と、該選択信
号によって選択された前記プログラム・カウンタがアド
レス指定する前記記憶部内の命令を実行し結果の状態を
前記選択信号によりて選択された前記ステ−タス・レジ
スタに格納する中央処理部と、割込み要求の受付優先順
位を指定する優先順位指定部と、該優先順位指定部の指
定順に前記割込み要求を受付ける渡込み受付部と、前記
選択信号によって選択された前記プログラム・カウンタ
及びステータス・レジスタの値を前記記憶部に退避させ
るよう前記中央処理部に指示する割込み信号と、前記選
択信号の切換え又は前記割込み信号の発生を指定する割
込み処理指定部と、前記割込み受付部が前記割込み要求
を受付けたとき破割込み要求の受付優先順位を指定する
前記優先順位指定部の内容と所定の順位を比較し、一致
したとき前記割込み処理指定部の指定に従い前記選択信
号の切換え又は前記渡込み信号の発生を行ない、一致し
ないときは割込の信号の発生を行なう割込み処理制御部
とを備えたことを特徴とするデータ処理装置が得ら几る
。
部と、プログラムされた命令のアドレスを指定する複数
のプログラム・カウンタと、命令の実行結果の状態を記
憶する複数のステータス・レジスタと、前記複数のプロ
グラム・カウンタの中の１個及び前記複数のステータス
・レジスタの中の１個を選択する選択信号と、該選択信
号によって選択された前記プログラム・カウンタがアド
レス指定する前記記憶部内の命令を実行し結果の状態を
前記選択信号によりて選択された前記ステ−タス・レジ
スタに格納する中央処理部と、割込み要求の受付優先順
位を指定する優先順位指定部と、該優先順位指定部の指
定順に前記割込み要求を受付ける渡込み受付部と、前記
選択信号によって選択された前記プログラム・カウンタ
及びステータス・レジスタの値を前記記憶部に退避させ
るよう前記中央処理部に指示する割込み信号と、前記選
択信号の切換え又は前記割込み信号の発生を指定する割
込み処理指定部と、前記割込み受付部が前記割込み要求
を受付けたとき破割込み要求の受付優先順位を指定する
前記優先順位指定部の内容と所定の順位を比較し、一致
したとき前記割込み処理指定部の指定に従い前記選択信
号の切換え又は前記渡込み信号の発生を行ない、一致し
ないときは割込の信号の発生を行なう割込み処理制御部
とを備えたことを特徴とするデータ処理装置が得ら几る
。
本発明の一実施例を図面を参照して説明する。
第１図において中央処理部１０１はプログ２ム・カラ／
り１０２−１、又は１０２−２の一方がアドレス・バス
１０３を介してアドレス指定する記憶部１０４中の命令
をデータ・バス１０５を介して読み出して実行する。命
令実行結果の状態はステータス・レジスタ１０６−１、
又は１０６−２へ、格納さルる。プログラム・カウンタ
１０２−１及び１０２−２とステータス・レジスタ１０
６−１及び１０６−２とは割込み処理制御部１０７によ
って出力される選択信号１０８で各々一方が選択される
。ここでは選択信号１０８が＠０″のときプログラム・
カウンタ１０２−１とステータス拳レジスタ１０６−ｔ
が選択され、一方選択信号１０８が＠１”のときプログ
ラム・カウンタ１０２−２とステータス・レジスタ１０
６−２が選択されるものとする。
り１０２−１、又は１０２−２の一方がアドレス・バス
１０３を介してアドレス指定する記憶部１０４中の命令
をデータ・バス１０５を介して読み出して実行する。命
令実行結果の状態はステータス・レジスタ１０６−１、
又は１０６−２へ、格納さルる。プログラム・カウンタ
１０２−１及び１０２−２とステータス・レジスタ１０
６−１及び１０６−２とは割込み処理制御部１０７によ
って出力される選択信号１０８で各々一方が選択される
。ここでは選択信号１０８が＠０″のときプログラム・
カウンタ１０２−１とステータス拳レジスタ１０６−ｔ
が選択され、一方選択信号１０８が＠１”のときプログ
ラム・カウンタ１０２−２とステータス・レジスタ１０
６−２が選択されるものとする。
い°ま選択信号１０８が６０″であるとすると、プログ
ラム・カウンタ１０２−１がアドレス指定する記憶部１
０４中の命令をデータ・バス１０５を介して中央処理部
１０１が読み出し実行する。そして命令実行結果の状態
はステータス・レジスタ１０６−１に格納される。選択
信号１０８が１”のときも同様である。
ラム・カウンタ１０２−１がアドレス指定する記憶部１
０４中の命令をデータ・バス１０５を介して中央処理部
１０１が読み出し実行する。そして命令実行結果の状態
はステータス・レジスタ１０６−１に格納される。選択
信号１０８が１”のときも同様である。
次に割込みが受は付けられタスク切換えが行われる場合
の動作を説明する。タスク切換えは、割込み処理制御部
が選択信号１０８の値を０”から１１＃あるいは１１”
から“０＃に切換えるか又は中央処理部１０１に割込み
信号１０９を出力することによって行なう。選択信号１
０８が切換見られた場合は、中央処理部１０１が現在実
行している命令をアドレス指定するプログラム・カウン
タが他方のプログラム・カウンタに切換わる。
の動作を説明する。タスク切換えは、割込み処理制御部
が選択信号１０８の値を０”から１１＃あるいは１１”
から“０＃に切換えるか又は中央処理部１０１に割込み
信号１０９を出力することによって行なう。選択信号１
０８が切換見られた場合は、中央処理部１０１が現在実
行している命令をアドレス指定するプログラム・カウン
タが他方のプログラム・カウンタに切換わる。
例えば、選択信号１０８が０”でプログラム・カウンタ
１０２−１が命令のアドレス指定をしているとき、選択
信号１０８が１１”に切換わるとプログラム・カウンタ
１０２−２が命令のアドレス指定を行なうようになり、
命令の実行結果の状態はステータス・レジスタ１０６−
２に格納される。もとのタスクに復帰するときは中央処
理部１０１から切換え信号１１０を送ることによって選
択信号１０８をもとの値に復帰させる。このように選択
信号１０８が切換えられると、予めプログラム・カウン
タ１０２−２に書き込まれていたアドレスの命令の実行
に即座に移ｎるため高速なタスク切換えが可能である。
１０２−１が命令のアドレス指定をしているとき、選択
信号１０８が１１”に切換わるとプログラム・カウンタ
１０２−２が命令のアドレス指定を行なうようになり、
命令の実行結果の状態はステータス・レジスタ１０６−
２に格納される。もとのタスクに復帰するときは中央処
理部１０１から切換え信号１１０を送ることによって選
択信号１０８をもとの値に復帰させる。このように選択
信号１０８が切換えられると、予めプログラム・カウン
タ１０２−２に書き込まれていたアドレスの命令の実行
に即座に移ｎるため高速なタスク切換えが可能である。
割込み処理制御部１０７が中央処理部１０１に割込み信
号１０９を出力した場合は、中央処理部１０１は現在命
令のアドレス指定をしているプログラム・カウンタの値
と現在実行している命令の実行結果の状態を格納してい
るステータス・レジスタの値を記憶部１０４に退避させ
る。そしてプログラム・カウンタに新しくアドレス負を
；Ｉ：き込み、そのアドレスの命令の災行に移る。例え
ば、現在プログラム・カウンタ１０２−ｔが命令のアド
レス指定をし、ステータス・レジスタ１０６−ＩＫ命令
実行後の結果の状態が格納されているとき殊、中央処理
部１０１は割込み信号１０９を受取ると現在のプログラ
ム・カウンタｔ０２−１の喧とステータス昏レジスタ１
０６−１の１直を１己憶部１０４に退避さ・せる。そし
てプログラム・カウンタ１０２−１に次に実行すべき命
令のアドレス値を蓄き込みその命令の実行に移る。もと
のタスクに復帰するときは記憶部１０４に退避させたプ
ログラム・カウンタ１０２−１の値及びステータス・レ
ジスタ１０６−１の１直をそｎぞｎプログラム・カウン
タ１０２−１及びステータス・レジスタ１０６−１に６
き込めばよい。このように特別なハードウェアを追加す
ることなくタスク切換えを行なうことができる。
号１０９を出力した場合は、中央処理部１０１は現在命
令のアドレス指定をしているプログラム・カウンタの値
と現在実行している命令の実行結果の状態を格納してい
るステータス・レジスタの値を記憶部１０４に退避させ
る。そしてプログラム・カウンタに新しくアドレス負を
；Ｉ：き込み、そのアドレスの命令の災行に移る。例え
ば、現在プログラム・カウンタ１０２−ｔが命令のアド
レス指定をし、ステータス・レジスタ１０６−ＩＫ命令
実行後の結果の状態が格納されているとき殊、中央処理
部１０１は割込み信号１０９を受取ると現在のプログラ
ム・カウンタｔ０２−１の喧とステータス昏レジスタ１
０６−１の１直を１己憶部１０４に退避さ・せる。そし
てプログラム・カウンタ１０２−１に次に実行すべき命
令のアドレス値を蓄き込みその命令の実行に移る。もと
のタスクに復帰するときは記憶部１０４に退避させたプ
ログラム・カウンタ１０２−１の値及びステータス・レ
ジスタ１０６−１の１直をそｎぞｎプログラム・カウン
タ１０２−１及びステータス・レジスタ１０６−１に６
き込めばよい。このように特別なハードウェアを追加す
ることなくタスク切換えを行なうことができる。
次に割込み処理制御部１０７の動作について説明する。
割込み受付部１１１−Ａ、１１１−Ｂはそれぞれ割込み
要求１１２−Ａ、１１２−Ｂｔ−優先順位指定部１１３
−Ａ、１１３ Ｂの指定する順位で受付ける。また、割
込み処理指定部１１４−Ａ、１１４−Ｂはそれぞれ割込
み要求１１２−Ａ、１１２−Ｂが受付けられたとき、選
択信号１０８の値を切換えるか、あるいは割込み信号１
０９を中央処理部１０１に出力するかの指定を行なう。
要求１１２−Ａ、１１２−Ｂｔ−優先順位指定部１１３
−Ａ、１１３ Ｂの指定する順位で受付ける。また、割
込み処理指定部１１４−Ａ、１１４−Ｂはそれぞれ割込
み要求１１２−Ａ、１１２−Ｂが受付けられたとき、選
択信号１０８の値を切換えるか、あるいは割込み信号１
０９を中央処理部１０１に出力するかの指定を行なう。
いま、割込み要求１１２−Ａが 割込み受付部１１１−
Ａによって受付けられたとする。このとき、割込み処理
制御部１０７は優先順位指定部１１３−Ａの指定する順
位と所定の順位を比較し一致したとき、割込み処理指定
部１１４−Ａが選択信号１０８の切換えを指定していれ
ば、選択信号１０８を切換える。一方、優先順位指定部
１１３−Ａの指定する順位と所定の順位の比較の結果、
両方が異なっているか、又は割込み処理指定部１１４−
Ａが割込み信号１０９の出力を指定しているときには、
割込み処理制御部１０７は割込み信号１０９を中央処理
部１０１に出力する。前記の所定の順位を例えば最高位
の優先順位に設定しておけば、最高位の優先順位の割込
み要求が受付けられたとき、割込み処理指定部１１４−
Ａの指定に従ってプログラム・カウンタの切換えｔζよ
るタスク切換え、又はプログラム・カウンタの値及びス
テータス・レジスタの値を記憶部１０４に退避させた後
のプログラム・カウンタの値の書き換えによるタスク切
換えが行われる。中央処理部１０１から切換え信号１１
０が出力されたときは、割込み処理制御部１０７は無条
件に選択信号１０８を切換える。
Ａによって受付けられたとする。このとき、割込み処理
制御部１０７は優先順位指定部１１３−Ａの指定する順
位と所定の順位を比較し一致したとき、割込み処理指定
部１１４−Ａが選択信号１０８の切換えを指定していれ
ば、選択信号１０８を切換える。一方、優先順位指定部
１１３−Ａの指定する順位と所定の順位の比較の結果、
両方が異なっているか、又は割込み処理指定部１１４−
Ａが割込み信号１０９の出力を指定しているときには、
割込み処理制御部１０７は割込み信号１０９を中央処理
部１０１に出力する。前記の所定の順位を例えば最高位
の優先順位に設定しておけば、最高位の優先順位の割込
み要求が受付けられたとき、割込み処理指定部１１４−
Ａの指定に従ってプログラム・カウンタの切換えｔζよ
るタスク切換え、又はプログラム・カウンタの値及びス
テータス・レジスタの値を記憶部１０４に退避させた後
のプログラム・カウンタの値の書き換えによるタスク切
換えが行われる。中央処理部１０１から切換え信号１１
０が出力されたときは、割込み処理制御部１０７は無条
件に選択信号１０８を切換える。
以上のよう；ｌζ本発明によると、高速を要求さ九るタ
スクの切換え要求と、高速を要求されないタスクの切換
え要求にそれぞれタスク切換え方法を使いわけることに
よりあらゆるタスク切換え要求に対応できるデータ処理
装置が得られる。
スクの切換え要求と、高速を要求されないタスクの切換
え要求にそれぞれタスク切換え方法を使いわけることに
よりあらゆるタスク切換え要求に対応できるデータ処理
装置が得られる。
第１図は本発明の一実施例のブロック図である。
１０１・・・・・・中央処理部、１０２・・・・・・プ
ログラム・カウンタ、１０３・・・・・・アドレスバス
、１０４・・・・・・記憶部、１０５・・・・・・デー
タバス、１０６・・・・・・ステータスレジスタ、１０
７・−・・・・割込み処理制御部。 代理人 弁理士 内 原 晋 ゛ ＼。 ゛・、−′
ログラム・カウンタ、１０３・・・・・・アドレスバス
、１０４・・・・・・記憶部、１０５・・・・・・デー
タバス、１０６・・・・・・ステータスレジスタ、１０
７・−・・・・割込み処理制御部。 代理人 弁理士 内 原 晋 ゛ ＼。 ゛・、−′
Claims (1)
- プログラム及びデータを記憶する記憶部と、プログラム
された命令のアドレスを指定する複数のプログラム・カ
ウンタと、命令の実行結果の状態を記憶する複数のステ
ータス・レジスタと、前記複数のプログラム・カウンタ
の中の１個及び前記複数のステータス・レジスタの中の
１個を選択する選択信号と、該選択信号によって選択さ
れた前記プログラム・カウンタがアドレス指定する前記
記憶部内の命令を実行し結果の状態を前記選択信号によ
って選択された前記ステータス・レジスタに格納する中
央処理部と、割込み要求の受付優先順位を指定する優先
順位指定部と、該優先順位指定部の指定順に前記割込み
要求を受付ける割込み受付部と、前記選択信号によって
選択された前記プログラム、カウンタ及びステータス・
レジスタの値を前記記憶部に退避させるよう前記中央処
理部に指示する割込み信号と、前記選択信号の切換え又
は前記刷込み信号の発生を指定する割込み処理指定部と
、前記割込み受付部が前記割込み要求を受付けたとき該
割込み要求の受付優先順位を指定する前記優先順位指定
部の内容と所定の順位を比較し、一致したとき前記割込
み処理指定部の指定に従い前記選択信号の切換え又は前
記割込み信号の発生を行ない、一致しないときは割込み
信号の発生を行なう割込み処理制御部とを備えたことを
特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28874385A JPS62145432A (ja) | 1985-12-20 | 1985-12-20 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28874385A JPS62145432A (ja) | 1985-12-20 | 1985-12-20 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145432A true JPS62145432A (ja) | 1987-06-29 |
Family
ID=17734120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28874385A Pending JPS62145432A (ja) | 1985-12-20 | 1985-12-20 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145432A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199132A (ja) * | 1987-10-12 | 1989-04-18 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| JPH01154237A (ja) * | 1987-12-10 | 1989-06-16 | Matsushita Electric Ind Co Ltd | 時分割タスク実行装置 |
| JPH02133827A (ja) * | 1988-11-14 | 1990-05-23 | Nec Corp | 情報処理装置 |
-
1985
- 1985-12-20 JP JP28874385A patent/JPS62145432A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199132A (ja) * | 1987-10-12 | 1989-04-18 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| JPH01154237A (ja) * | 1987-12-10 | 1989-06-16 | Matsushita Electric Ind Co Ltd | 時分割タスク実行装置 |
| JPH02133827A (ja) * | 1988-11-14 | 1990-05-23 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4090238A (en) | Priority vectored interrupt using direct memory access | |
| JP2829091B2 (ja) | データ処理システム | |
| JP2001142842A (ja) | Ｄｍａハンドシェークプロトコル | |
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| JPS60159941A (ja) | 多重レベル優先順位マイクロ割込みコントローラ | |
| KR950009455A (ko) | 디지탈 신호처리 프로세서 | |
| JPS5960658A (ja) | 論理機能を備えた半導体記憶装置 | |
| JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
| JPS62145432A (ja) | デ−タ処理装置 | |
| US5893928A (en) | Data movement apparatus and method | |
| JPS6410854B2 (ja) | ||
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPS6240737B2 (ja) | ||
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPS6218932B2 (ja) | ||
| JPH03105424A (ja) | ファームウェアロード回路 | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPH01226061A (ja) | 中央処理装置割込み方式 | |
| JP2000067008A (ja) | マルチプロセッサシステム | |
| JPH04111132A (ja) | マルチポインタ制御方法およびマルチポインタ制御装置 | |
| JPH0123812B2 (ja) | ||
| JPH0355642A (ja) | メモリー制御方式 | |
| JPH0348354A (ja) | 高速データ転送可能な情報処理装置 | |
| JPH01255037A (ja) | 電子計算機 |