JPH0348354A

JPH0348354A - 高速データ転送可能な情報処理装置

Info

Publication number: JPH0348354A
Application number: JP18253289A
Authority: JP
Inventors: Norio Ohashi; 大橋　範夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-17
Filing date: 1989-07-17
Publication date: 1991-03-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は高速データ転送可能な情報処理装置に関する。

［従来の技術コ従来，この種の情報処理装置では，メモリからメモリへ
のデータ転送は，次の２つの方式のいずれかで行なって
いる。

（１）データの読み出し要求を送出すると共に．そのソ
ースアドレスを指定してメモリからデータを読み出し．
読み出したデータを一度プロセッサ内に取り込み，その
後．取り込んだデータの書き込みを要求すると共に，デ
スティネーションアドレス（転送データを格納するアド
レス）と取り込んだデータを指定して，そのデータをメ
モリに格納する。

（２）中央処理装置（以下，ＣＰＵと呼ぶ）が入出力命
令を用いてＤＭＡコントローラをプログラムし，ＤＭＡ
コントローラがデータ転送を行う。

［発明が解決しようとする課題］上述した従来の情報処理装置では，次のような欠点があ
る。

上記方式（１）では，メモリからメモリへのデータ転送
を必要とする時に，転送するデータをプロセッサ内部に
取り込む動作を行う分，次の命令の実行が遅れる。

また，転送のためにメモリから取り込んだデ゜一タが，
プロセッサ内部で転送されているデータと競合すること
があり，プロセッサ内部のデータ転送を遅らせることが
ある。

上記方式（２）は，ＤＭＡコントローラにデータ転送を
行わせるために，ＣＰＵが入出力命令を用いてＤＭＡコ
ントローラをプログラムしなければならない。そのため
，少量のデータ転送を行う時は，余計な命令を実行して
いる分．方式（１）よりも遅くなる。

本発明の課題は．上記の如く欠点を解消して高速でデー
タ転送可能な情報処理装置を提供することにある。

［課題を解決するための手段コ本発明の情報処理装置は，プロセッサがメモリからメモ
リへのデータ転送を必要とする時に．転送要求．ソース
アドレス，デスティネーションアドレス，データサイズ
を同時に出力する手段を有し，プロセッサ外部の装置が
それらを受け取ってプロセッサの動作とは独立にメモリ
内のデータを転送することを特徴とする。

［実施例］第１図は，本発明の実施例のブロック構成図である。

本実施例では．プロセッサはＣＰＵＩで実現される。Ｃ
ＰＵ１はソースアドレスを出力する手段としてアドレス
線２，デスティネーションアドレスを出力する手段とし
てデータ線３，転送要求を出力する手段としてバス状態
信号線４，転送データサイズを出力する手段としてデー
タサイズ信号線５を用いる。一方，メモリからメモリへ
のデータ転送を行う外部の装置としてデータ転送装置６
を設ける。

ＣＰＵＩは．上記の信号線によって，キャッシュメモリ
装置７，データ転送装置６と接続されている。データ転
送装置６とキャッシュメモリ装置７とは．データ転送バ
ス８によっても接続されている。キャッシュメモリ装置
７は，メモリバス９を介してメモリ１０とつながってい
る。

ＣＰＵＩは，メモリからメモリへのデータ転送が必要で
あると判断したとき，ソースアドレスをアドレス線２に
，ディスティネーションアドレスをデータ線３に，転送
するデータのバイト数をデータサイズ信号線５に，転送
要求をバス状態信号線４に同時にそれぞれ出力する。

データ転送装置６は，バス状態信号線４に転送要求が出
力されていることを検出すると，そのときのアドレス線
２の内容，すなわちソースアドレス，データ線３の内容
，すなわちデスティネーションアドレス，データサイズ
信号線５の内容，すなわち転送するデータのバイト数に
基づいてメモリからメモリへのデータ転送を開始する。

データ転送装置６が行うデータ転送はデータ転送バス８
を用い，ＣＰＵＩのデータ転送とは独立に行う。

メモリの内容とキャッシュメモリ１１の内容の一貫性を
保つために，転送するデータ全てについて以下の転送動
作を行う。

まず，データ転送装置６は，データ転送バス８を介して
ソースアドレスのデータの読み出しをキャッシュメモリ
装置７に要求する。キャッシュメモリ装置７はキャッシ
ュメモリ１１内に転送するデータが保持されているかど
うか調べる。もし保持されていれば，その保持データを
取り出し，データ転送バス８を介してデータ転送装置６
に取り出したデータを送る。保持されていなければ，そ
のデータをメモリバス９を介してメモリ１０から取り出
し，そのデータをデータ転送バス８を介してデータ転送
装置６に送る。

次に，データ転送装置６は．デスティネーションアドレ
スとキャッシュメモリ装置７から送られてきたデータを
データ転送バス８に出力し，キャッシュメモリ装置７に
書き込みを要求する。キャッシュメモリ装置７は，これ
らを受け取り，メモリバス９を介してメモリ１０のディ
ティネーションアドレスの内容を書き換える。このとき
，キャッシュメモリ１１内にディスティネーションアド
レスのデータを保持していたら，その内容も同一のもの
に書き換える。

［発明の効果］以上で説明したように本発明は，メモリからメモリへの
データの転送を行う必要がある時に，転送要求，ソース
アドレス，デスティネーションアドレス，データサイズ
をプロセッサが出力するようにしたことにより，プロセ
ッサ外部のデータ転送装置は，それらを受け取り，メモ
リからメモリへのデータ転送を行う。よって，プロセッ
サは転送データをプロセッサ内に取り込む動作を必要と
しない。その結果，プロセッサは上記の信号を出力した
後，直ちに次の命令を行えるようになり性能が向上する
。

また，メモリからメモリへ転送されるデータが．プロセ
ッサ内部で転送しているデータと競合することはない。

それによって，プロセッサ内部のデータ転送が遅れるこ
とはない。

更に．データ転送のために余計な入出力命令を実行しな
くてすむので，ＤＭＡコントローラをプログラムして行
うデータ転送よりも効率が良い。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図である。１・・・ＣＰＵ．２・・・アドレス線，３・・・データ
線，４・・・バス状態信号線，５・・・データサイズ信
号線．６・・・データ転送装置．７・・・キャッシュメ
モリ装置，８・・・データ転送バス，９・・・メモリバ
ス，１０・・・メモリ，１１・・・キャッシュメモリ。

Claims

【特許請求の範囲】

１）命令の実行を行う装置（以下、プロセッサと呼ぶ）
と記憶装置（以下、メモリと呼ぶ）を構成の一部に持つ
情報処理装置において、前記プロセッサは、メモリから
メモリへのデータ転送の要求（以下、転送要求と呼ぶ）
と、転送するデータが存在するアドレス（以下、ソース
アドレスと呼ぶ）と、転送するデータを格納するアドレ
ス（以下、ディスティネーションアドレスと呼ぶ）と、
転送するデータの大きさ（以下、転送データサイズと呼
ぶ）とを同時に示すための手段を有し、該プロセッサが
メモリからメモリへのデータ転送を必要とするとき、転
送要求、ソースアドレス、デスティネーションアドレス
、転送データサイズを同時に示し、プロセッサ外部の装
置が、それらを用いてメモリからメモリへのデータ転送
を当該プロセッサの動作とは独立に行うことができるよ
うにしたことを特徴とする情報処理装置。