JPH05143512A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPH05143512A JPH05143512A JP30296491A JP30296491A JPH05143512A JP H05143512 A JPH05143512 A JP H05143512A JP 30296491 A JP30296491 A JP 30296491A JP 30296491 A JP30296491 A JP 30296491A JP H05143512 A JPH05143512 A JP H05143512A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- command
- data
- prefetch
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】データ転送中の次データ転送アドレス，カウン
トを取り取すマイクロプログラムへの割り込み処理を高
速にし、データ転送が中断する時間を短くする。 【構成】プロセッサ１０３は、データ転送を行いながら
次データ転送アドレス，カウントの先取りをマイクロプ
ログラムにより行いローカルメモリ１０２へ格納し、次
データ転送アドレス，カウントが必要となったとき、ロ
ーカルメモリ１０２より取り出し、データ転送制御回路
１０６へ送出する。
トを取り取すマイクロプログラムへの割り込み処理を高
速にし、データ転送が中断する時間を短くする。 【構成】プロセッサ１０３は、データ転送を行いながら
次データ転送アドレス，カウントの先取りをマイクロプ
ログラムにより行いローカルメモリ１０２へ格納し、次
データ転送アドレス，カウントが必要となったとき、ロ
ーカルメモリ１０２より取り出し、データ転送制御回路
１０６へ送出する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプログラムによ
って制御される入出力処理装置に関する。
って制御される入出力処理装置に関する。
【０００２】
【従来の技術】従来の入出力処理装置においては、先取
りに関しては次データ連鎖のカウント，アドレス，若し
くは次ベージ越えのアドレスが主記憶装置より読み出さ
れ、ローカルメモリに格納されているのみであった。ベ
ージ越え，データ連鎖処理において、前記ローカルメモ
リよりデータ転送アドレス，カウントを取りだし、デー
タ転送制御回路へ送信後に先取りが必要であると判断し
た場合はローカルメモリに格納さている転送アドレス，
カウントの次データ連鎖指定または次ページ越えアドレ
スの主記憶からの読み出しを行っており、ページ越え，
データ連鎖処理によるデータ転送の中断をより短くする
ために高速のプロセッサが必要であった。
りに関しては次データ連鎖のカウント，アドレス，若し
くは次ベージ越えのアドレスが主記憶装置より読み出さ
れ、ローカルメモリに格納されているのみであった。ベ
ージ越え，データ連鎖処理において、前記ローカルメモ
リよりデータ転送アドレス，カウントを取りだし、デー
タ転送制御回路へ送信後に先取りが必要であると判断し
た場合はローカルメモリに格納さている転送アドレス，
カウントの次データ連鎖指定または次ページ越えアドレ
スの主記憶からの読み出しを行っており、ページ越え，
データ連鎖処理によるデータ転送の中断をより短くする
ために高速のプロセッサが必要であった。
【０００３】
【発明が解決しようとする課題】従って、データ転送が
中断されている時間が長いと、データオーバーランなど
の性能低下の要因を引き起こす欠点があり、ページ越
え，データ連鎖処理を高速に処理するために高速のプロ
セッサを必要とする。
中断されている時間が長いと、データオーバーランなど
の性能低下の要因を引き起こす欠点があり、ページ越
え，データ連鎖処理を高速に処理するために高速のプロ
セッサを必要とする。
【０００４】
【課題を解決するための手段】本発明の入出力処理装置
は、順次実行される複数個の指令で構成されるチャネル
プログラムが格納されている領域とデータ転送領域を有
する複数のページに分割された主記憶装置と周辺制御装
置との間に接続されたプロセッサを有するマイクロプロ
グラム制御の入出力処理装置であって、前記プロセッサ
からの起動指示により前記主記憶装置と前記周辺制御装
置との間のデータ転送制御を実行すると共に、データ連
鎖が指示されている場合は残余カウントがゼロになった
時にデータ連鎖指示信号を，前記主記憶装置内のデータ
転送領域がページ境界のアドレスを越えることを検出し
たときにページ越え指示信号をそれぞれ送出して前記プ
ロセッサに割り込みを発生するデータ転送制御回路と、
複数個の指令を格納する指令先取りテーブルと，データ
転送のための前記主記憶装置アドレスとデータカウント
を組とする複数組のデータ転送制御情報を格納するデー
タ転送用テーブルとの２種類の領域からなる先取りテー
ブルとして使用するローカルメモリとを有し、前記プロ
セッサは前記指令先取りテーブルにアクセスするための
先取り指令ポインタと現実行指令ポインタ，及び前記デ
ータ転送用テーブルにアクセスするための先取りデータ
・ポインタと現実行データ転送ポインタとを保持し、前
記現実行指令ポインタ，あるいは前記現実行データ・ポ
インタに従った指令，あるいはデータ転送の実行と並行
して前記先取り指令ポインタ，あるいは前記先取りデー
タ・ポインタに従って次に実行すべき指令，またはデー
タ転送制御情報を複数個先取りし、前記データ転送制御
回路からの前記データ連鎖指示信号，あるいは前記ペー
ジ越え指示信号による前記プロセッサへの割り込みが発
生したときに先取りしたデータ転送情報を順次使用する
ことにより速やかに次のデータ転送を再開し、指令連鎖
された次指令が存在し前記周辺制御装置からの次指令転
送指示が発生した場合に先取りした指令を使用すること
により速やかに次の指令を転送する。
は、順次実行される複数個の指令で構成されるチャネル
プログラムが格納されている領域とデータ転送領域を有
する複数のページに分割された主記憶装置と周辺制御装
置との間に接続されたプロセッサを有するマイクロプロ
グラム制御の入出力処理装置であって、前記プロセッサ
からの起動指示により前記主記憶装置と前記周辺制御装
置との間のデータ転送制御を実行すると共に、データ連
鎖が指示されている場合は残余カウントがゼロになった
時にデータ連鎖指示信号を，前記主記憶装置内のデータ
転送領域がページ境界のアドレスを越えることを検出し
たときにページ越え指示信号をそれぞれ送出して前記プ
ロセッサに割り込みを発生するデータ転送制御回路と、
複数個の指令を格納する指令先取りテーブルと，データ
転送のための前記主記憶装置アドレスとデータカウント
を組とする複数組のデータ転送制御情報を格納するデー
タ転送用テーブルとの２種類の領域からなる先取りテー
ブルとして使用するローカルメモリとを有し、前記プロ
セッサは前記指令先取りテーブルにアクセスするための
先取り指令ポインタと現実行指令ポインタ，及び前記デ
ータ転送用テーブルにアクセスするための先取りデータ
・ポインタと現実行データ転送ポインタとを保持し、前
記現実行指令ポインタ，あるいは前記現実行データ・ポ
インタに従った指令，あるいはデータ転送の実行と並行
して前記先取り指令ポインタ，あるいは前記先取りデー
タ・ポインタに従って次に実行すべき指令，またはデー
タ転送制御情報を複数個先取りし、前記データ転送制御
回路からの前記データ連鎖指示信号，あるいは前記ペー
ジ越え指示信号による前記プロセッサへの割り込みが発
生したときに先取りしたデータ転送情報を順次使用する
ことにより速やかに次のデータ転送を再開し、指令連鎖
された次指令が存在し前記周辺制御装置からの次指令転
送指示が発生した場合に先取りした指令を使用すること
により速やかに次の指令を転送する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例による入出力処理
装置におけるデータ転送に関するブロック図である。図
２は先取りテーブルの例を示す説明図である。
装置におけるデータ転送に関するブロック図である。図
２は先取りテーブルの例を示す説明図である。
【０００７】図１において、１０１はチャネルプログラ
ムと周辺制御装置とのデータ転送領域を有する主記憶装
置である。１０６はデータ転送制御回路である。１０２
は主記憶装置１０１から読み出した前記指令を先取りテ
ーブルとして格納するローカルメモリである。１０３は
前記先取りテーブルのテーブルアドレスを制御し、先取
りした指令を前記先取りテーブルへ格納したり、データ
転送の起動を行い、データ転送制御回路１０６からのペ
ージ越え指示信号１１９及びデータ連鎖指示信号１２０
によりページ越えの処理，若しくはデータ連鎖の処理を
行うプロセッサである。１０４はマイクロプログラムが
格納されている制御記憶である。
ムと周辺制御装置とのデータ転送領域を有する主記憶装
置である。１０６はデータ転送制御回路である。１０２
は主記憶装置１０１から読み出した前記指令を先取りテ
ーブルとして格納するローカルメモリである。１０３は
前記先取りテーブルのテーブルアドレスを制御し、先取
りした指令を前記先取りテーブルへ格納したり、データ
転送の起動を行い、データ転送制御回路１０６からのペ
ージ越え指示信号１１９及びデータ連鎖指示信号１２０
によりページ越えの処理，若しくはデータ連鎖の処理を
行うプロセッサである。１０４はマイクロプログラムが
格納されている制御記憶である。
【０００８】１０５は周辺制御装置であり、プロセッサ
に指令転送要求およびデータ転送の要求を出し、データ
転送制御回路１０６を介して主記憶装置１０１とデータ
転送を行う。
に指令転送要求およびデータ転送の要求を出し、データ
転送制御回路１０６を介して主記憶装置１０１とデータ
転送を行う。
【０００９】１１０は主記憶装置１０１への読みだし／
書き込みデータを転送する主記憶転送データ・指令バス
であり、１１１は主記憶装置１０１の主記憶アドレス・
バス、１１２は前記先取りテーブルのテーブルアドレス
・バス、１１３は前記先取りテーブルへ格納される先取
り指令データ・バス、１１４は制御記憶１０４の制御記
憶アドレス・バス、１１５は制御記憶１０４より取りだ
したマイクロプログラムを読みだす制御記憶データ・バ
スである。
書き込みデータを転送する主記憶転送データ・指令バス
であり、１１１は主記憶装置１０１の主記憶アドレス・
バス、１１２は前記先取りテーブルのテーブルアドレス
・バス、１１３は前記先取りテーブルへ格納される先取
り指令データ・バス、１１４は制御記憶１０４の制御記
憶アドレス・バス、１１５は制御記憶１０４より取りだ
したマイクロプログラムを読みだす制御記憶データ・バ
スである。
【００１０】１１８はデータ転送を起動するデータ転送
起動信号である。
起動信号である。
【００１１】１１７は現データ転送アドレスとカウント
のデータを転送する現転送アドレス・カウント・バスで
ある。
のデータを転送する現転送アドレス・カウント・バスで
ある。
【００１２】１１６は周辺制御装置１０５との転送デー
タバスであり、かつ、周辺制御装置１０５からの前記プ
ロセッサ１０３に対する指示を送出する周辺制御装置指
示・転送データ・バスである。
タバスであり、かつ、周辺制御装置１０５からの前記プ
ロセッサ１０３に対する指示を送出する周辺制御装置指
示・転送データ・バスである。
【００１３】図１と図２により、先取り処理がどのよう
に行われるかを説明する。
に行われるかを説明する。
【００１４】図２において、先取りテーブルは指令先取
りテーブルとデータ転送用テーブルとを有する。指令先
取り用テーブルに指令連鎖された順次実行する複数個の
指令を先取りして格納し、現実行指令ポインタ（以降、
Ｐ１と記す）と先取り指令ポインタ（以降、Ｐ２と記
す）により前記指令先取りテーブルを制御する。Ｐ１＝
Ｐ２＝０より先取りを開始し、Ｐ１〈Ｐ２のとき少なく
とも１指令分は先取りが完了していると判断する。Ｐ１
＝Ｐ２のとき先取りは未完了と判断し、次指令を主記憶
装置１０１より読み出す。Ｐ１〉Ｐ２となることはあり
えない。
りテーブルとデータ転送用テーブルとを有する。指令先
取り用テーブルに指令連鎖された順次実行する複数個の
指令を先取りして格納し、現実行指令ポインタ（以降、
Ｐ１と記す）と先取り指令ポインタ（以降、Ｐ２と記
す）により前記指令先取りテーブルを制御する。Ｐ１＝
Ｐ２＝０より先取りを開始し、Ｐ１〈Ｐ２のとき少なく
とも１指令分は先取りが完了していると判断する。Ｐ１
＝Ｐ２のとき先取りは未完了と判断し、次指令を主記憶
装置１０１より読み出す。Ｐ１〉Ｐ２となることはあり
えない。
【００１５】前記指令がデータ転送系であったとき、デ
ータ連鎖指令に示されるデータアドレスとカウント，若
しくはページ越えアドレスをデータ転送用テーブルに格
納し、現実行データ転送ポインタ（以降、Ｐ３と記す）
と先取りデータ転送ポインタ（以降、Ｐ４と記す）によ
り前記データ転送用テーブルを制御する。Ｐ３＝Ｐ４＝
０より先取りが開始され、Ｐ３〈Ｐ４のとき少なくとも
１データ連鎖指令分，若しくは１ページ越え分の先取り
が完了していると判断する。Ｐ３＝Ｐ４のとき先取りは
未完了と判断し、次データ連鎖指令，若しくは次ページ
越えアドレスを主記憶装置１０１より読み取す。Ｐ３〉
Ｐ４となることはありえない。
ータ連鎖指令に示されるデータアドレスとカウント，若
しくはページ越えアドレスをデータ転送用テーブルに格
納し、現実行データ転送ポインタ（以降、Ｐ３と記す）
と先取りデータ転送ポインタ（以降、Ｐ４と記す）によ
り前記データ転送用テーブルを制御する。Ｐ３＝Ｐ４＝
０より先取りが開始され、Ｐ３〈Ｐ４のとき少なくとも
１データ連鎖指令分，若しくは１ページ越え分の先取り
が完了していると判断する。Ｐ３＝Ｐ４のとき先取りは
未完了と判断し、次データ連鎖指令，若しくは次ページ
越えアドレスを主記憶装置１０１より読み取す。Ｐ３〉
Ｐ４となることはありえない。
【００１６】指令先取りテーブルアドレスＰ２が示すロ
ーカルメモリ１０２へ主記憶装置１０１より読みだした
指令を格納する。Ｐ２は更新されて次の先取り指令を格
納するべきテーブルを指し、指令連鎖が終了するまで順
次指令の先取りを行う。
ーカルメモリ１０２へ主記憶装置１０１より読みだした
指令を格納する。Ｐ２は更新されて次の先取り指令を格
納するべきテーブルを指し、指令連鎖が終了するまで順
次指令の先取りを行う。
【００１７】周辺制御装置１０５は、指令の転送を指示
する周辺制御装置指示１１６をプロセッサ１０３へ送出
する。プロセッサ１０３は周辺制御装置指示１１６を受
けると、現実行指令ポインタＰ１の示す指令先取りテー
ブルより指令を読みだし、周辺制御装置１０５へ前記指
令を送出する。前記指令がデータ転送系で、データ連鎖
の次指令が続いたり，若しくはページ越えが発生する場
合データ転送用テーブルへの先取りを開始する。次デー
タ連鎖指令があるときは主記憶装置１０１より次指令を
読みだし、テーブルアドレスＰ４が示すローカルメモリ
１０２へ格納する。ページ越えが発生するときは、ペー
ジ越えした論理アドレスよりページ越え絶対アドレスを
求め、テーブルアドレスＰ４の示すローカルメモリ１０
２へ前記絶対アドレスを格納する。Ｐ４は更新されて次
の先取りデータ転送アドレス，カウントを格納すべきテ
ーブルを指し、データ連鎖が終了し、ページ越えが発生
しなくなるまで順次先取りが行われる。指令先取りテー
ブル，データ転送用テーブルとともに、先取りが行われ
た後、データ転送起動信号１１８が起動される。
する周辺制御装置指示１１６をプロセッサ１０３へ送出
する。プロセッサ１０３は周辺制御装置指示１１６を受
けると、現実行指令ポインタＰ１の示す指令先取りテー
ブルより指令を読みだし、周辺制御装置１０５へ前記指
令を送出する。前記指令がデータ転送系で、データ連鎖
の次指令が続いたり，若しくはページ越えが発生する場
合データ転送用テーブルへの先取りを開始する。次デー
タ連鎖指令があるときは主記憶装置１０１より次指令を
読みだし、テーブルアドレスＰ４が示すローカルメモリ
１０２へ格納する。ページ越えが発生するときは、ペー
ジ越えした論理アドレスよりページ越え絶対アドレスを
求め、テーブルアドレスＰ４の示すローカルメモリ１０
２へ前記絶対アドレスを格納する。Ｐ４は更新されて次
の先取りデータ転送アドレス，カウントを格納すべきテ
ーブルを指し、データ連鎖が終了し、ページ越えが発生
しなくなるまで順次先取りが行われる。指令先取りテー
ブル，データ転送用テーブルとともに、先取りが行われ
た後、データ転送起動信号１１８が起動される。
【００１８】データ転送中、データ転送制御回路１０６
がページ越え，若しくはデータ転送カウントがゼロに近
づきデータ連鎖を認識した場合、データ転送制御回路１
０６は次ページ越えアドレス，若しくは次データ連鎖ア
ドレス，カウントをローカルメモリ１０２より読み出す
ようプロセッサ１０３へのページ越え指示１１９，若し
くはデータ連鎖指示１２０の信号を送信する。
がページ越え，若しくはデータ転送カウントがゼロに近
づきデータ連鎖を認識した場合、データ転送制御回路１
０６は次ページ越えアドレス，若しくは次データ連鎖ア
ドレス，カウントをローカルメモリ１０２より読み出す
ようプロセッサ１０３へのページ越え指示１１９，若し
くはデータ連鎖指示１２０の信号を送信する。
【００１９】データ転送制御回路１０６がページ越え指
示，及びデータ連鎖指示を送信すると、マイクロプログ
ラムへの割り込みが発生し、データ転送は中断する。ペ
ージ越え，データ連鎖のマイクロプログラム処理では、
テーブルアドレスＰ３が示すデータ転送用テーブルより
次ページ越えアドレス，若しくは次データ転送アドレ
ス，カウントを読み出す。テーブルアドレスＰ３は更新
され、次テーブルを指す。
示，及びデータ連鎖指示を送信すると、マイクロプログ
ラムへの割り込みが発生し、データ転送は中断する。ペ
ージ越え，データ連鎖のマイクロプログラム処理では、
テーブルアドレスＰ３が示すデータ転送用テーブルより
次ページ越えアドレス，若しくは次データ転送アドレ
ス，カウントを読み出す。テーブルアドレスＰ３は更新
され、次テーブルを指す。
【００２０】また、ページ越えデータ連鎖処理では、最
新先取り指令により、それ以後の先取りが必要か否か
（データ連鎖されているか、ページ越えを発生するか）
を判断し、先取りが必要ならば、先取り処理を行うマイ
クロプログラムへの割り込みをプロセッサ１０３へ要求
し、中断しているデータ転送を再開させてページ越え処
理，あるいはデータ連鎖処理を終了する。
新先取り指令により、それ以後の先取りが必要か否か
（データ連鎖されているか、ページ越えを発生するか）
を判断し、先取りが必要ならば、先取り処理を行うマイ
クロプログラムへの割り込みをプロセッサ１０３へ要求
し、中断しているデータ転送を再開させてページ越え処
理，あるいはデータ連鎖処理を終了する。
【００２１】先取り処理の要求があると、プロセッサ１
０３は先取り処理への割り込みを発生させる。先取り処
理への割り込みがプロセッサ１０３より発生すると、主
記憶装置１０１と周辺制御装置１０５におけるデータ転
送を行いながら、マイクロプログラムにより前述のよう
な先取り処理を行う。
０３は先取り処理への割り込みを発生させる。先取り処
理への割り込みがプロセッサ１０３より発生すると、主
記憶装置１０１と周辺制御装置１０５におけるデータ転
送を行いながら、マイクロプログラムにより前述のよう
な先取り処理を行う。
【００２２】
【発明の効果】以上説明したように、本発明によればデ
ータ転送を行いながらマイクロプログラムにより次デー
タ転送アドレス，カウントをローカルメモリに先取り
し、データ連鎖指示，ページ越え指示の割り込みが発生
すると、前記ローカルメモリから次データ転送アドレ
ス，カウントを読み出すことにより、データ転送制御回
路へ転送アドレス，カウントを速やかに送出することが
できる。したがってデータ転送が中断する時間が短くな
り、データ転送における性能を向上させるという効果が
ある。
ータ転送を行いながらマイクロプログラムにより次デー
タ転送アドレス，カウントをローカルメモリに先取り
し、データ連鎖指示，ページ越え指示の割り込みが発生
すると、前記ローカルメモリから次データ転送アドレ
ス，カウントを読み出すことにより、データ転送制御回
路へ転送アドレス，カウントを速やかに送出することが
できる。したがってデータ転送が中断する時間が短くな
り、データ転送における性能を向上させるという効果が
ある。
【００２３】また、指令連鎖された次指令をローカルメ
モリに先取りし、周辺制御装置より指令転送の指示が発
生すると、前記ローカルメモリから次指令を読み出すこ
とにより周辺制御装置への指令の転送を速やかに行うこ
とが出来る。それによって周辺制御装置への指令転送の
遅れにより生じるオーバーランを減少させることが出来
るという効果がある。
モリに先取りし、周辺制御装置より指令転送の指示が発
生すると、前記ローカルメモリから次指令を読み出すこ
とにより周辺制御装置への指令の転送を速やかに行うこ
とが出来る。それによって周辺制御装置への指令転送の
遅れにより生じるオーバーランを減少させることが出来
るという効果がある。
【図１】本発明の一実施例を示すブロック図。
【図２】先取りテーブルの例を示す説明図。
１０１ 主記憶装置 １０２ ローカルメモリ １０３ プロセッサ １０４ 制御記憶 １０５ 周辺制御装置 １０６ データ転送制御回路 １１０ 主記憶転送データ・指令バス １１１ 主記憶アドレス・バス １１２ テーブルアドレス・バス １１３ 先取り指令データ・バス １１４ 制御記憶アドレス・バス １１５ 制御記憶データ・バス １１６ 周辺制御装置指示・転送データ・バス １１７ 現転送アドレス・カウント・バス １１８ データ転送起動信号 １１９ ページ越え指示信号 １２０ データ転送指示信号
Claims (1)
- 【請求項１】 順次実行される複数個の指令で構成され
るチャネルプログラムが格納されている領域とデータ転
送領域を有する複数のページに分割された主記憶装置と
周辺制御装置との間に接続されたプロセッサを有するマ
イクロプログラム制御の入出力処理装置であって、 前記プロセッサからの起動指示により前記主記憶装置と
前記周辺制御装置との間のデータ転送制御を実行すると
共に、データ連鎖が指示されている場合は残余カウント
がゼロになった時にデータ連鎖指示信号を，前記主記憶
装置内のデータ転送領域がページ境界のアドレスを越え
ることを検出したときにページ越え指示信号をそれぞれ
送出して前記プロセッサに割り込みを発生するデータ転
送制御回路と、 複数個の指令を格納する指令先取りテーブルと，データ
転送のための前記主記憶装置アドレスとデータカウント
を組とする複数組のデータ転送制御情報を格納するデー
タ転送用テーブルとの２種類の領域からなる先取りテー
ブルとして使用するローカルメモリとを有し、 前記プロセッサは前記指令先取りテーブルにアクセスす
るための先取り指令ポインタと現実行指令ポインタ，及
び前記データ転送用テーブルにアクセスするための先取
りデータ・ポインタと現実行データ転送ポインタとを保
持し、 前記現実行指令ポインタ，あるいは前記現実行データ・
ポインタに従った指令，あるいはデータ転送の実行と並
行して前記先取り指令ポインタ，あるいは前記先取りデ
ータ・ポインタに従って次に実行すべき指令，またはデ
ータ転送制御情報を複数個先取りし、前記データ転送制
御回路からの前記データ連鎖指示信号，あるいは前記ペ
ージ越え指示信号による前記プロセッサへの割り込みが
発生したときに先取りしたデータ転送情報を順次使用す
ることにより速やかに次のデータ転送を再開し、指令連
鎖された次指令が存在し前記周辺制御装置からの次指令
転送指示が発生した場合に先取りした指令を使用するこ
とにより速やかに次の指令を転送することを特徴とする
入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30296491A JPH05143512A (ja) | 1991-11-19 | 1991-11-19 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30296491A JPH05143512A (ja) | 1991-11-19 | 1991-11-19 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143512A true JPH05143512A (ja) | 1993-06-11 |
Family
ID=17915278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30296491A Withdrawn JPH05143512A (ja) | 1991-11-19 | 1991-11-19 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143512A (ja) |
-
1991
- 1991-11-19 JP JP30296491A patent/JPH05143512A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4563829B2 (ja) | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム | |
| JP2001265609A (ja) | 演算処理装置 | |
| JPS62243044A (ja) | デイスクキヤツシユメモリの制御方式 | |
| JPH05143512A (ja) | 入出力処理装置 | |
| JPS634219B2 (ja) | ||
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH05173933A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP2518029B2 (ja) | 入出力制御方式 | |
| JPH04149720A (ja) | 磁気テープ制御装置 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPS5836373B2 (ja) | アクセスタイム可変装置 | |
| JP2002182901A (ja) | コプロセッサデータアクセス制御装置、その方法およびその命令フォーマット | |
| JPH0348354A (ja) | 高速データ転送可能な情報処理装置 | |
| JPH01230152A (ja) | キヤツシユ記憶装置 | |
| JPH04113432A (ja) | 仮想記憶制御方法 | |
| JPH04306747A (ja) | ブロック転送制御装置 | |
| JPH05189357A (ja) | デ−タチェイニング制御方法および装置 | |
| JP2002222115A (ja) | メモリシステム | |
| JPH0934516A (ja) | シーケンス制御用プログラマブルコントローラ | |
| JPS6113617B2 (ja) | ||
| JPH05298230A (ja) | 多重ドライブ制御方式 | |
| JPH0713921A (ja) | Ｄｍａコントローラ装置 | |
| JPH04141758A (ja) | データ転送方法 | |
| JPS5939766B2 (ja) | マルチプレクサチャネル装置 | |
| JPH06161897A (ja) | ディスクキャッシュ装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |