JP2518029B2 - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JP2518029B2 JP2518029B2 JP1003176A JP317689A JP2518029B2 JP 2518029 B2 JP2518029 B2 JP 2518029B2 JP 1003176 A JP1003176 A JP 1003176A JP 317689 A JP317689 A JP 317689A JP 2518029 B2 JP2518029 B2 JP 2518029B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- channel program
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はチヤネルプログラムの実行を制御する入出
力制御方式に関し、特に入出力装置における入出力動作
の効率を上げる入出力制御方式の改良に関する。
力制御方式に関し、特に入出力装置における入出力動作
の効率を上げる入出力制御方式の改良に関する。
第３図は入出力装置に一連の動作を行わせるためのチ
ヤネルプログラムの１エントリの例を示す構成図であ
る。10は入出力装置に入出力動作を指示する入出力コマ
ンドであり、11は次に実行すべきチヤネルプログラムが
存在することを示すチエインフラグ、およびこのチヤネ
ルプログラムを間接データアドレツシングモードで実行
することを示す間接データアドレツシングフラグを有す
るフラグである。12は転送するデータのバイト数を示す
バイトカウント、13は主記憶装置からまたは主記憶装置
にデータを転送する際の主記憶装置内のアドレスを示す
データアドレスである。なお、フラグ11の間接データア
ドレツシングフラグが間接アドレツシングモードを示し
ている場合、このチヤネルプログラムの１エントリ中の
データアドレス13は、実際に転送動作の対象となる主記
憶装置内のデータのアドレスがあらかじめ格納されてい
る主記憶装置内のアドレスを示す。
ヤネルプログラムの１エントリの例を示す構成図であ
る。10は入出力装置に入出力動作を指示する入出力コマ
ンドであり、11は次に実行すべきチヤネルプログラムが
存在することを示すチエインフラグ、およびこのチヤネ
ルプログラムを間接データアドレツシングモードで実行
することを示す間接データアドレツシングフラグを有す
るフラグである。12は転送するデータのバイト数を示す
バイトカウント、13は主記憶装置からまたは主記憶装置
にデータを転送する際の主記憶装置内のアドレスを示す
データアドレスである。なお、フラグ11の間接データア
ドレツシングフラグが間接アドレツシングモードを示し
ている場合、このチヤネルプログラムの１エントリ中の
データアドレス13は、実際に転送動作の対象となる主記
憶装置内のデータのアドレスがあらかじめ格納されてい
る主記憶装置内のアドレスを示す。
このようにチヤネルプログラムの１エントリが構成さ
れている場合、従来の入出力制御方式では、実行すべき
チヤネルプログラムの１エントリを主記憶装置から取り
出してフラグ11を判定し、このフラグ11が間接データア
ドレツシングモードであれば、この１エントリのデータ
アドレス13をもとにして実際に転送動作の対象となるデ
ータのアドレスを主記憶装置から取り出すことによつ
て、チヤネルプログラムの取り出し処理を完了し、その
後、入出力装置に対して入出力コマンド10を送出するよ
うに制御が行われていた。
れている場合、従来の入出力制御方式では、実行すべき
チヤネルプログラムの１エントリを主記憶装置から取り
出してフラグ11を判定し、このフラグ11が間接データア
ドレツシングモードであれば、この１エントリのデータ
アドレス13をもとにして実際に転送動作の対象となるデ
ータのアドレスを主記憶装置から取り出すことによつ
て、チヤネルプログラムの取り出し処理を完了し、その
後、入出力装置に対して入出力コマンド10を送出するよ
うに制御が行われていた。
しかし、上述した従来の入出力制御方式では、間接デ
ータアドレツシングモードの場合、入出力コマンド10を
入出力装置に送出する前に１エントリのデータアドレス
13をもとにして実際に転送動作の対象となるデータのア
ドレスを主記憶装置から取り出すので、入出力コマンド
10を入出力装置に送出するタイミングが遅れることにな
る。したがつて、入出力装置が磁気デイスク装置のよう
な回転体の場合、入出力コマンド10の送出が遅れること
によつて、磁気デイスクで転送データを読み出しまたは
書き込むためのデータの格納位置を認識するために磁気
デイスクの回転を待たなければならず、このため入出力
装置における出力動作の効率が低下していた。
ータアドレツシングモードの場合、入出力コマンド10を
入出力装置に送出する前に１エントリのデータアドレス
13をもとにして実際に転送動作の対象となるデータのア
ドレスを主記憶装置から取り出すので、入出力コマンド
10を入出力装置に送出するタイミングが遅れることにな
る。したがつて、入出力装置が磁気デイスク装置のよう
な回転体の場合、入出力コマンド10の送出が遅れること
によつて、磁気デイスクで転送データを読み出しまたは
書き込むためのデータの格納位置を認識するために磁気
デイスクの回転を待たなければならず、このため入出力
装置における出力動作の効率が低下していた。
この発明の入出力制御方式は中央処理装置から独立し
た入出力処理装置を有し、この入出力処置装置は、主記
憶装置から取り出したチャネルプログラムから入出力コ
マンドを取り出す第１の取り出し処理を行う手段と、こ
の入出力コマンドを入出力装置に送出した後、チャネル
プログラムが間接データアドレッシングモードを指定し
ている場合に、入出力コマンドによるデータ転送の対象
となるアドレスを主記憶装置から取り出す第２の取り出
し処理を行う手段とを備えたものである。
た入出力処理装置を有し、この入出力処置装置は、主記
憶装置から取り出したチャネルプログラムから入出力コ
マンドを取り出す第１の取り出し処理を行う手段と、こ
の入出力コマンドを入出力装置に送出した後、チャネル
プログラムが間接データアドレッシングモードを指定し
ている場合に、入出力コマンドによるデータ転送の対象
となるアドレスを主記憶装置から取り出す第２の取り出
し処理を行う手段とを備えたものである。
第１の取り出し処理によつて取り出された入出力コマ
ンドが入出力装置に送出された後、第２の取り出し処置
によつてデータ転送の対象となるアドレスが取り出され
る。
ンドが入出力装置に送出された後、第２の取り出し処置
によつてデータ転送の対象となるアドレスが取り出され
る。
次にこの発明について図面を参照して説明する。
第１図はこの発明の一実施例における情報処理システ
ムのブロツク図、第２図は同実施例におけるチヤネルプ
ログラム実行処理のフローチヤートである。
ムのブロツク図、第２図は同実施例におけるチヤネルプ
ログラム実行処理のフローチヤートである。
第１図において、中央処置装置１は、チヤネルプログ
ラム4aを格納する主記憶装置４および入出力処理回路２
に接続されている。入出力処理回路２は、チヤネルプロ
グラム4aに従つて所定制御を行うチヤネルプログラム制
御部2aとこのチヤネルプログラム制御部2aに従つてデー
タ転送の制御を行うデータ転送制御部2bとを有してお
り、この入出力処理装置２は入出力装置３に接続されて
いる。
ラム4aを格納する主記憶装置４および入出力処理回路２
に接続されている。入出力処理回路２は、チヤネルプロ
グラム4aに従つて所定制御を行うチヤネルプログラム制
御部2aとこのチヤネルプログラム制御部2aに従つてデー
タ転送の制御を行うデータ転送制御部2bとを有してお
り、この入出力処理装置２は入出力装置３に接続されて
いる。
次に第２図を参照して動作を説明する。
チヤネルプログラム制御部2aは、入出力処理装置２が
実行すべきチヤネルプログラム4aの１エントリを主記憶
装置４から取り出して入出力装置３に対して与える入出
力コマンド10（第３図）を取り出す（ステツプ100）。
これを第１の取り出し処置Ａとする。
実行すべきチヤネルプログラム4aの１エントリを主記憶
装置４から取り出して入出力装置３に対して与える入出
力コマンド10（第３図）を取り出す（ステツプ100）。
これを第１の取り出し処置Ａとする。
入出力処理装置２は入出力装置３にこの入出力コマン
ド10を送出する（ステップ101）。
ド10を送出する（ステップ101）。
次に、入出力処理装置２は、ステツプ100で取り出され
た１エントリのフラグ11（第３図）を参照して（ステツ
プ102）、もし間接アドレツシングモードが指定されて
いれば、この１エントリのデータアドレス13（第３図）
によつて、実際に転送動作の対象となるアドレスを主記
憶装置４から取り出す（ステツプ103）。
た１エントリのフラグ11（第３図）を参照して（ステツ
プ102）、もし間接アドレツシングモードが指定されて
いれば、この１エントリのデータアドレス13（第３図）
によつて、実際に転送動作の対象となるアドレスを主記
憶装置４から取り出す（ステツプ103）。
そして、入出力処理装置２は、ステツプ103で取り出
したアドレスをデータ転送制御部2bに指示する（ステツ
プ104）。
したアドレスをデータ転送制御部2bに指示する（ステツ
プ104）。
これによつて、主記憶装置４と入出力装置３との間で
データ転送が行われる（ステツプ105）。
データ転送が行われる（ステツプ105）。
なお、ステツプ102で間接データアドレツシングモー
ドと判定されない場合は、１エントリのデータアドレス
13（第３図）が実際の転送動作の対象となるアドレスを
示しているため、入出力処理装置２は、このアドレスを
データ転送制御部2bに指示し（ステツプ104）、この結
果、主記憶装置４と入出力装置３との間でデータ転送が
行われる（ステツプ105）。
ドと判定されない場合は、１エントリのデータアドレス
13（第３図）が実際の転送動作の対象となるアドレスを
示しているため、入出力処理装置２は、このアドレスを
データ転送制御部2bに指示し（ステツプ104）、この結
果、主記憶装置４と入出力装置３との間でデータ転送が
行われる（ステツプ105）。
また、上述したステツプ102および103を第２の取り出
し処理Ｂとする。
し処理Ｂとする。
以上説明したようにこの発明によれば、第１の取り出
し処理によつて取り出された入出力コマンドが入出力装
置に送出された後、第２の取り出し処理によつてデータ
転送の対象となるアドレスが取り出されてからこのアド
レスのデータが転送される。したがつて、データ転送の
対象となるアドレスが間接データアドレスモードで指示
されていた場合、磁気デイスク装置のような回転体の入
出力装置に対して入出力コマンドを従来に比べて早いタ
イミングで送出することができる。この結果、データの
格納位置を認識するために磁気デイスクの回転を待つ必
要がないので、このような入出力装置における入出力動
作の効率を向上させることができる。
し処理によつて取り出された入出力コマンドが入出力装
置に送出された後、第２の取り出し処理によつてデータ
転送の対象となるアドレスが取り出されてからこのアド
レスのデータが転送される。したがつて、データ転送の
対象となるアドレスが間接データアドレスモードで指示
されていた場合、磁気デイスク装置のような回転体の入
出力装置に対して入出力コマンドを従来に比べて早いタ
イミングで送出することができる。この結果、データの
格納位置を認識するために磁気デイスクの回転を待つ必
要がないので、このような入出力装置における入出力動
作の効率を向上させることができる。
第１図はこの発明の一実施例における情報処理装置のブ
ロツク図、第２図は同実施例の動作フローチヤート、第
３図はチヤネルプログラムの１エントリの例を示す構成
図である。 １……中央処理装置、２……入出力処理装置、３……入
出力装置、４……主記憶装置、Ａ……第１の取り出し処
理、Ｂ……第２の取り出し処理。
ロツク図、第２図は同実施例の動作フローチヤート、第
３図はチヤネルプログラムの１エントリの例を示す構成
図である。 １……中央処理装置、２……入出力処理装置、３……入
出力装置、４……主記憶装置、Ａ……第１の取り出し処
理、Ｂ……第２の取り出し処理。
Claims (1)
- 【請求項１】中央処理装置と独立に設けられた、主記憶
装置に記憶されているチャネルプログラムに従って主記
憶装置と入出力装置との間のデータ転送を行う入出力処
理装置を有する入出力制御方式であって、 前記入出力処理装置は、前記主記憶装置から取り出した
チャネルプログラムから入出力コマンドを取り出す第１
の取り出し処理を行う手段と、 この入出力コマンドを前記入出力装置に送出した後、前
記チャネルプログラムが間接データアドレッシングモー
ドを指定している場合に、入出力コマンドによるデータ
転送の対象となるアドレスを前記主記憶装置から取り出
す第２の取り出し処理を行う手段とを備えたものである
ことを特徴とする入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003176A JP2518029B2 (ja) | 1989-01-10 | 1989-01-10 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003176A JP2518029B2 (ja) | 1989-01-10 | 1989-01-10 | 入出力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02183357A JPH02183357A (ja) | 1990-07-17 |
| JP2518029B2 true JP2518029B2 (ja) | 1996-07-24 |
Family
ID=11550080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1003176A Expired - Lifetime JP2518029B2 (ja) | 1989-01-10 | 1989-01-10 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518029B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3555672B2 (ja) * | 1996-09-10 | 2004-08-18 | ノーリツ鋼機株式会社 | 写真処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498140A (en) * | 1978-01-20 | 1979-08-02 | Hitachi Ltd | Channel control system |
-
1989
- 1989-01-10 JP JP1003176A patent/JP2518029B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498140A (en) * | 1978-01-20 | 1979-08-02 | Hitachi Ltd | Channel control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02183357A (ja) | 1990-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| US7640375B2 (en) | DMA controller, method, information processing system, and program for transferring information blocks comprising data and descriptors | |
| JP2518029B2 (ja) | 入出力制御方式 | |
| US5428787A (en) | Disk drive system for dynamically selecting optimum I/O operating system | |
| JP3296240B2 (ja) | バス接続装置 | |
| JPS63314644A (ja) | デ−タ処理装置 | |
| JPS6212531B2 (ja) | ||
| JP2826490B2 (ja) | ベクトルデータ処理装置 | |
| JP2503299B2 (ja) | デ―タ転送方法 | |
| JPS5955528A (ja) | デ−タ転送方式 | |
| JPH02100740A (ja) | キャッシュ・メモリユニットのブロック・ロード動作方式 | |
| JP2000298641A (ja) | 情報処理装置およびそのデータ転送方法ならびにデータ転送制御プログラムを格納した記憶媒体 | |
| JP2707770B2 (ja) | リモートチャネルシステムのデータチェイン制御方法 | |
| JPH0713921A (ja) | Ｄｍａコントローラ装置 | |
| JPH05143512A (ja) | 入出力処理装置 | |
| JPH087714B2 (ja) | キャッシュ制御方式 | |
| JPS623455B2 (ja) | ||
| JPH01302456A (ja) | チャネル制御ブロックを用いたデータ転送制御方式 | |
| JPH0652086A (ja) | チャネルコマンド先取り制御方式 | |
| JPS63137350A (ja) | チヤネルプログラム実行制御方式 | |
| JPS62121527A (ja) | 磁気デイスク制御装置 | |
| JPS6160468B2 (ja) | ||
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| JPH0782456B2 (ja) | キャッシュ制御方式 |