JPH05189357A - デ−タチェイニング制御方法および装置 - Google Patents
デ−タチェイニング制御方法および装置Info
- Publication number
- JPH05189357A JPH05189357A JP608792A JP608792A JPH05189357A JP H05189357 A JPH05189357 A JP H05189357A JP 608792 A JP608792 A JP 608792A JP 608792 A JP608792 A JP 608792A JP H05189357 A JPH05189357 A JP H05189357A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- chaining
- address
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 ＤＭＡ転送動作を止めることなく、デ−タチ
ェイニング動作を行うことにより、ハ−ドウェアのオ−
バヘッドを減少させる。 【構成】 デ−タ転送用レジスタを２組具備し、一方の
デ−タ転送用レジスタによるデ−タ転送の終了時に、他
方のデ−タ転送用レジスタに切り替えることにより、デ
−タ転送を止めることなく、自動的にデ−タチェイニン
グ動作を行わせる。また、デ−タ転送の実行中に、メモ
リアドレスと転送デ−タ数のＤＭＡ転送を起動するため
のマイクロプログムを用いる。すなわち、ハ−ドウェア
からデ−タ転送の終了が通知されると、次のチェイニン
グテ−ブル転送を指令することにより、デ−タ転送の切
れ目でチェイニングテ−ブルのＤＭＡ転送を実行する。
ェイニング動作を行うことにより、ハ−ドウェアのオ−
バヘッドを減少させる。 【構成】 デ−タ転送用レジスタを２組具備し、一方の
デ−タ転送用レジスタによるデ−タ転送の終了時に、他
方のデ−タ転送用レジスタに切り替えることにより、デ
−タ転送を止めることなく、自動的にデ−タチェイニン
グ動作を行わせる。また、デ−タ転送の実行中に、メモ
リアドレスと転送デ−タ数のＤＭＡ転送を起動するため
のマイクロプログムを用いる。すなわち、ハ−ドウェア
からデ−タ転送の終了が通知されると、次のチェイニン
グテ−ブル転送を指令することにより、デ−タ転送の切
れ目でチェイニングテ−ブルのＤＭＡ転送を実行する。
Description
【０００１】
【産業上の利用分野】本発明は、一度起動されたＤＭＡ
転送を中止することなく、チェ−ニングを続行すること
ができるデ−タチェ−ニング制御方法および制御装置に
関する。
転送を中止することなく、チェ−ニングを続行すること
ができるデ−タチェ−ニング制御方法および制御装置に
関する。
【０００２】
【従来の技術】チャネルプログラムは、入出力チャネル
および入出力装置の動作を規定するプログラムであっ
て、主記憶装置上の特定の番地または特定のレジスタに
そのプログラムの先頭アドレスを格納する。そして、チ
ャネルプログラムは、１ないし複数のチャネルコマンド
から構成される。チャネルコマンドのフォ−マットは、
コマンドコ−ド、デ−タアドレス、フラグ、およびカウ
ントからなり、カウントは転送されるデ−タの量を指示
する。チャネルコマンドが入出力動作を一旦終了してか
ら、次のチャネルコマンドに連結する場合に、これをコ
マンドチェインと呼ぶ。また、チャネルコマンドが次の
チャネルコマンドに入出力装置との間のデ−タ転送を中
断せずに連結しているとき、これをデ−タチェインと呼
ぶ。デ−タチェインを行うと、入出力チャネルは入出力
装置との間でデ−タ転送を継続しながら次のチャネルコ
マンドを取り出して、そのデ−タアドレスで指定される
領域に転送先、または転送元を迅速に変更する必要があ
るため、デ−タ転送速度を制限する原因となる。従来、
ＤＭＡ（Ｄirect Ｍemory Ａccess)転送の際にも、デ
−タチェインを用いることが多い。この場合にも、予め
ＤＭＡ転送が引き継がれるメモリの先頭アドレスを、主
記憶装置の特定領域または特定レジスタに設定する方法
が一般的であった。例えば、特開平２−２９９０５２号
公報に示されているＤＭＡコントロ−ラでは、予めメモ
リの最終アドレスと先頭アドレスを各記憶装置に設定し
ておき、ＤＭＡ動作の途中で、アドレスが最終アドレス
に到達した場合には、マイクロプログラムによりＤＭＡ
動作アドレスを自動的に先頭アドレスに引き継ぐように
していた。
および入出力装置の動作を規定するプログラムであっ
て、主記憶装置上の特定の番地または特定のレジスタに
そのプログラムの先頭アドレスを格納する。そして、チ
ャネルプログラムは、１ないし複数のチャネルコマンド
から構成される。チャネルコマンドのフォ−マットは、
コマンドコ−ド、デ−タアドレス、フラグ、およびカウ
ントからなり、カウントは転送されるデ−タの量を指示
する。チャネルコマンドが入出力動作を一旦終了してか
ら、次のチャネルコマンドに連結する場合に、これをコ
マンドチェインと呼ぶ。また、チャネルコマンドが次の
チャネルコマンドに入出力装置との間のデ−タ転送を中
断せずに連結しているとき、これをデ−タチェインと呼
ぶ。デ−タチェインを行うと、入出力チャネルは入出力
装置との間でデ−タ転送を継続しながら次のチャネルコ
マンドを取り出して、そのデ−タアドレスで指定される
領域に転送先、または転送元を迅速に変更する必要があ
るため、デ−タ転送速度を制限する原因となる。従来、
ＤＭＡ（Ｄirect Ｍemory Ａccess)転送の際にも、デ
−タチェインを用いることが多い。この場合にも、予め
ＤＭＡ転送が引き継がれるメモリの先頭アドレスを、主
記憶装置の特定領域または特定レジスタに設定する方法
が一般的であった。例えば、特開平２−２９９０５２号
公報に示されているＤＭＡコントロ−ラでは、予めメモ
リの最終アドレスと先頭アドレスを各記憶装置に設定し
ておき、ＤＭＡ動作の途中で、アドレスが最終アドレス
に到達した場合には、マイクロプログラムによりＤＭＡ
動作アドレスを自動的に先頭アドレスに引き継ぐように
していた。
【０００３】
【発明が解決しようとする課題】しかしながら、通常は
デ−タチェイニングを行うべき数が極めて多いため、先
頭アドレスを全て記憶する必要があり、そのためにはデ
−タチェインの数だけ先頭アドレスを格納しておく領
域、あるいはレジスタの数が必要となっていた。その結
果、ハ−ドウェアの物量が多くなってしまい、物量が多
くなると、その制御も複雑になっていた。また、デ−タ
チェイニングを行うＤＭＡコントロ−ラにおいては、デ
−タチェインの度毎にマイクロプログラム動作によりＤ
ＭＡ転送を起動し直すものが一般的であった。しかしな
がら、制御するデバイスのデ−タ転送速度が高速化され
る傾向にあるにもかかわらず、このようにデ−タチェイ
ンの度にＤＭＡ転送を起動し直すと、ハ−ドウェアのオ
−バヘッドが大きくなり、これを無視できなくなる。本
発明の目的は、このような従来の課題を解決し、ＤＭＡ
転送動作を止めることなく、デ−タチェイニング動作を
行うことができ、ハ−ドウェアのオ−バヘッドを減少さ
せることが可能なデ−タチェイニング制御方法および装
置を提供することにある。
デ−タチェイニングを行うべき数が極めて多いため、先
頭アドレスを全て記憶する必要があり、そのためにはデ
−タチェインの数だけ先頭アドレスを格納しておく領
域、あるいはレジスタの数が必要となっていた。その結
果、ハ−ドウェアの物量が多くなってしまい、物量が多
くなると、その制御も複雑になっていた。また、デ−タ
チェイニングを行うＤＭＡコントロ−ラにおいては、デ
−タチェインの度毎にマイクロプログラム動作によりＤ
ＭＡ転送を起動し直すものが一般的であった。しかしな
がら、制御するデバイスのデ−タ転送速度が高速化され
る傾向にあるにもかかわらず、このようにデ−タチェイ
ンの度にＤＭＡ転送を起動し直すと、ハ−ドウェアのオ
−バヘッドが大きくなり、これを無視できなくなる。本
発明の目的は、このような従来の課題を解決し、ＤＭＡ
転送動作を止めることなく、デ−タチェイニング動作を
行うことができ、ハ−ドウェアのオ−バヘッドを減少さ
せることが可能なデ−タチェイニング制御方法および装
置を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明のデ−タチェイニング制御装置は、（イ）中
央処理装置および主記憶装置に接続され、ＤＭＡ転送を
行うＤＭＡ制御装置において、デ−タ転送のためのメモ
リアドレスを格納するアドレスレジスタと、転送デ−タ
数を格納するカウントレジスタからなるデ−タ転送用レ
ジスタを２組と、デ−タ転送用レジスタの各組に対して
メモリアドレスと転送デ−タ数をＤＭＡ転送するための
アドレス・カウント転送用レジスタとを設け、一方のデ
−タ転送用レジスタによるデ−タ転送中に、デ−タ転送
の切れ目を利用して他方のデ−タ転送用レジスタに対し
て、次にデ−タ転送するメモリアドレスと転送デ−タ数
をアドレス・カウント転送用レジスタを用いてＤＭＡ転
送することに特徴がある。また、本発明のデ−タチェイ
ニング制御方法は、（ロ）デ−タ転送用レジスタを２組
用いることにより、一方のデ−タ転送用レジスタによる
デ−タ転送の終了時に、他方のデ−タ転送用レジスタに
切り替えることにより、デ−タ転送を止めることなく自
動的にデ−タチェイニング動作を実行することに特徴が
ある。さらに、本発明のマイクロプログラム制御方法
は、（ハ）予め主記憶装置に格納されているチェイニン
グテ−ブルのアドレスと、チェイニングテ−ブルの大き
さに等しいある固定長のカウント数をアドレス・カウン
ト転送用レジスタにセットしておき、ハ−ドウェアから
デ−タ転送の終了が通知される度毎に、次回のデ−タ転
送のためのチェイニングテ−ブルのＤＭＡ転送実行を指
令して、前の回のデ−タ転送の切れ目でチェイニングテ
−ブルのＤＭＡ転送を実行させることに特徴がある。
め、本発明のデ−タチェイニング制御装置は、（イ）中
央処理装置および主記憶装置に接続され、ＤＭＡ転送を
行うＤＭＡ制御装置において、デ−タ転送のためのメモ
リアドレスを格納するアドレスレジスタと、転送デ−タ
数を格納するカウントレジスタからなるデ−タ転送用レ
ジスタを２組と、デ−タ転送用レジスタの各組に対して
メモリアドレスと転送デ−タ数をＤＭＡ転送するための
アドレス・カウント転送用レジスタとを設け、一方のデ
−タ転送用レジスタによるデ−タ転送中に、デ−タ転送
の切れ目を利用して他方のデ−タ転送用レジスタに対し
て、次にデ−タ転送するメモリアドレスと転送デ−タ数
をアドレス・カウント転送用レジスタを用いてＤＭＡ転
送することに特徴がある。また、本発明のデ−タチェイ
ニング制御方法は、（ロ）デ−タ転送用レジスタを２組
用いることにより、一方のデ−タ転送用レジスタによる
デ−タ転送の終了時に、他方のデ−タ転送用レジスタに
切り替えることにより、デ−タ転送を止めることなく自
動的にデ−タチェイニング動作を実行することに特徴が
ある。さらに、本発明のマイクロプログラム制御方法
は、（ハ）予め主記憶装置に格納されているチェイニン
グテ−ブルのアドレスと、チェイニングテ−ブルの大き
さに等しいある固定長のカウント数をアドレス・カウン
ト転送用レジスタにセットしておき、ハ−ドウェアから
デ−タ転送の終了が通知される度毎に、次回のデ−タ転
送のためのチェイニングテ−ブルのＤＭＡ転送実行を指
令して、前の回のデ−タ転送の切れ目でチェイニングテ
−ブルのＤＭＡ転送を実行させることに特徴がある。
【０００５】
【作用】本発明においては、デ−タのＤＭＡ転送に使用
するデ−タ転送用レジスタを２組と、メモリアドレスお
よび転送デ−タ数のＤＭＡ転送に使用するアドレス・カ
ウント転送用レジスタを１組だけ具備する。一方のデ−
タ転送用レジスタによるデ−タ転送中に、デ−タ転送の
切れ目を利用して、他方のデ−タ転送用レジスタに対し
て、次にデ−タ転送を実行するメモリアドレスと転送デ
−タ数をアドレス・カウント転送用レジスタを用いてＤ
ＭＡ転送しておき、実行中のデ−タ転送終了時に、その
デ−タ転送用レジスタに切り替える。これにより、ＤＭ
Ａ転送動作を止めることなく、デ−タチェイニング動作
を実行することができ、ハ−ドウェアのオ−バヘッドを
減少させることが可能である。
するデ−タ転送用レジスタを２組と、メモリアドレスお
よび転送デ−タ数のＤＭＡ転送に使用するアドレス・カ
ウント転送用レジスタを１組だけ具備する。一方のデ−
タ転送用レジスタによるデ−タ転送中に、デ−タ転送の
切れ目を利用して、他方のデ−タ転送用レジスタに対し
て、次にデ−タ転送を実行するメモリアドレスと転送デ
−タ数をアドレス・カウント転送用レジスタを用いてＤ
ＭＡ転送しておき、実行中のデ−タ転送終了時に、その
デ−タ転送用レジスタに切り替える。これにより、ＤＭ
Ａ転送動作を止めることなく、デ−タチェイニング動作
を実行することができ、ハ−ドウェアのオ−バヘッドを
減少させることが可能である。
【０００６】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明の一実施例を示すＤＭＡ制御
装置のブロック構成図である。図１において、ＤＭＡ制
御装置１は中央処理装置２に対して、プログラムバス３
とアドレスバス４とデ−タバス５を介して接続されてお
り、また、主記憶装置６に対してはアドレスバス４とデ
−タバス５を介して接続されている。また、ＤＭＡ制御
装置１により制御される磁気ディスク装置７が、磁気デ
ィスク装置制御用バス８を介して接続されている。中央
処理装置２では、ＤＭＡ制御装置１を制御するマイクロ
プログラムが動作している。主記憶装置６には、チェイ
ニングテ−ブル９およびデ−タテ−ブル２４が用意され
ている。チェイニングテ−ブル９には、デ−タ転送時に
読み出し、または書き込みを行うデ−タのメモリアドレ
スと、その転送数（カウント）と、チェイニングにより
次に転送されるデ−タのチェイニングテ−ブルのメモリ
アドレス、つまりネクストチェイニングアドレスとが格
納されている。また、デ−タテ−ブル２４には、それぞ
れのデ−タチェイニングの先頭アドレスにより読み出さ
れる転送デ−タが格納されている。本発明の特徴は、マ
イクロプログラムからの起動を待たずに、ハ−ドウェア
により自動的にデ−タチェイニング動作を実行すること
である。そのためには、ＤＭＡ制御装置１内に、チェイ
ニングテ−ブルのデ−タを転送するためのアドレスレジ
スタ１４，１５およびカウントレジスタ１６，１７なら
びにネクストチェイニングアドレスレジスタ１８，１９
を、それぞれ２組ずつ設けて、交互にこれらを動作させ
ることにより、ＤＭＡ転送を継続して行う。
説明する。図１は、本発明の一実施例を示すＤＭＡ制御
装置のブロック構成図である。図１において、ＤＭＡ制
御装置１は中央処理装置２に対して、プログラムバス３
とアドレスバス４とデ−タバス５を介して接続されてお
り、また、主記憶装置６に対してはアドレスバス４とデ
−タバス５を介して接続されている。また、ＤＭＡ制御
装置１により制御される磁気ディスク装置７が、磁気デ
ィスク装置制御用バス８を介して接続されている。中央
処理装置２では、ＤＭＡ制御装置１を制御するマイクロ
プログラムが動作している。主記憶装置６には、チェイ
ニングテ−ブル９およびデ−タテ−ブル２４が用意され
ている。チェイニングテ−ブル９には、デ−タ転送時に
読み出し、または書き込みを行うデ−タのメモリアドレ
スと、その転送数（カウント）と、チェイニングにより
次に転送されるデ−タのチェイニングテ−ブルのメモリ
アドレス、つまりネクストチェイニングアドレスとが格
納されている。また、デ−タテ−ブル２４には、それぞ
れのデ−タチェイニングの先頭アドレスにより読み出さ
れる転送デ−タが格納されている。本発明の特徴は、マ
イクロプログラムからの起動を待たずに、ハ−ドウェア
により自動的にデ−タチェイニング動作を実行すること
である。そのためには、ＤＭＡ制御装置１内に、チェイ
ニングテ−ブルのデ−タを転送するためのアドレスレジ
スタ１４，１５およびカウントレジスタ１６，１７なら
びにネクストチェイニングアドレスレジスタ１８，１９
を、それぞれ２組ずつ設けて、交互にこれらを動作させ
ることにより、ＤＭＡ転送を継続して行う。
【０００７】ＤＭＡ制御装置１には、プログラムバス３
を介して中央処理装置２の入出力命令によりアクセスで
きる入力レジスタ１０が設けられる。また、ＤＭＡ転送
を行うためのＤＭＡ回路として、デ−タバス５を介して
デ−タ転送を行うためのデ−タバッファ１１、および磁
気ディスク装置７とのデ−タ転送を制御する送信回路１
２と受信回路１３が設けられる。さらに、チェイニング
テ−ブル９に書き込まれたメモリアドレスを格納するア
ドレスレジスタ１４，１５、デ−タの転送数を格納する
カウントレジスタ１６，１７、ネクストチェイニングア
ドレスを格納するネクストチェイニングアドレスレジス
タ１８，１９が設けられる。アドレスレジスタ１４，１
５、カウントレジスタ１６，１７、およびネクストチェ
イニングアドレスレジスタ１８，１９は、３つ１組で使
用されるものである。すなわち、レジスタ１４，１６，
１８で１組、レジスタ１５，１７，１９で他の１組であ
る。さらに、チェイニングテ−ブル９のＤＭＡ転送に使
用されるアドレスレジスタ２０，およびカウントレジス
タ２１が設けられる。レジスタ１４，１５，２０の出力
を選択して、アドレスバス４に出力するアドレスセレク
タ２２、およびレジスタ１４〜１９、バッファ１１とデ
−タバス５との接続を選択するデ−タバスセレクタ２３
がある。なお、これらの制御装置１のハ−ドウェアは、
マイクロプログラムにより制御される。
を介して中央処理装置２の入出力命令によりアクセスで
きる入力レジスタ１０が設けられる。また、ＤＭＡ転送
を行うためのＤＭＡ回路として、デ−タバス５を介して
デ−タ転送を行うためのデ−タバッファ１１、および磁
気ディスク装置７とのデ−タ転送を制御する送信回路１
２と受信回路１３が設けられる。さらに、チェイニング
テ−ブル９に書き込まれたメモリアドレスを格納するア
ドレスレジスタ１４，１５、デ−タの転送数を格納する
カウントレジスタ１６，１７、ネクストチェイニングア
ドレスを格納するネクストチェイニングアドレスレジス
タ１８，１９が設けられる。アドレスレジスタ１４，１
５、カウントレジスタ１６，１７、およびネクストチェ
イニングアドレスレジスタ１８，１９は、３つ１組で使
用されるものである。すなわち、レジスタ１４，１６，
１８で１組、レジスタ１５，１７，１９で他の１組であ
る。さらに、チェイニングテ−ブル９のＤＭＡ転送に使
用されるアドレスレジスタ２０，およびカウントレジス
タ２１が設けられる。レジスタ１４，１５，２０の出力
を選択して、アドレスバス４に出力するアドレスセレク
タ２２、およびレジスタ１４〜１９、バッファ１１とデ
−タバス５との接続を選択するデ−タバスセレクタ２３
がある。なお、これらの制御装置１のハ−ドウェアは、
マイクロプログラムにより制御される。
【０００８】図２は、本発明におけるデ−タチェイニン
グ制御方法を示すシ−ケンスチャ−トである。ここで
は、図１における主記憶装置６内のデ−タをＤＭＡによ
るデ−タチェイニングにより、磁気ディスク装置７に転
送する場合の動作を説明する。図２に示すように、上か
ら順にマイクロプログラムの動作、チェイニングテ−ブ
ル転送動作、デ−タ転送１、およびデ−タ転送２の各動
作シ−ケンスが記載されている。先ず、中央処理装置２
からの入出力命令により、入力レジスタ１０にチェイニ
ングテ−ブル９が書き込まれているメモリアドレスが格
納される。マイクロプログラムは、入力レジスタ１０の
内容をアドレスレジスタ２０に、またチェイニングテ−
ブル９の大きさに等しいある固定長のカウント数をレジ
スタ２１に、それぞれセットし、アドレスセレクタ２２
の出力をアドレスレジスタ２０に指定してＤＭＡ転送を
起動する（１０１）。これにより、主記憶装置６から１
回目のデ−タ転送のチェイニングテ−ブル９の内容が、
デ−タセレクタ２３を介してレジスタ１４，１６，１８
にＤＭＡ転送される（チェイニングテ−ブル転送）。次
に、マイクロプログラムは、レジスタ１８の内容をアド
レスレジスタ２０に、チェイニングテ−ブル９の大きさ
に等しいある固定長のカウント数をレジスタ２１に、そ
れぞれセットし、ＤＭＡ転送を起動する（１０２）。主
記憶装置６から２回目のデ−タ転送のチェイニングテ−
ブル９の内容がデ−タセレクタ２３を介してレジスタ１
５，１７，１９にＤＭＡ転送される（チェイニングテ−
ブル転送）。
グ制御方法を示すシ−ケンスチャ−トである。ここで
は、図１における主記憶装置６内のデ−タをＤＭＡによ
るデ−タチェイニングにより、磁気ディスク装置７に転
送する場合の動作を説明する。図２に示すように、上か
ら順にマイクロプログラムの動作、チェイニングテ−ブ
ル転送動作、デ−タ転送１、およびデ−タ転送２の各動
作シ−ケンスが記載されている。先ず、中央処理装置２
からの入出力命令により、入力レジスタ１０にチェイニ
ングテ−ブル９が書き込まれているメモリアドレスが格
納される。マイクロプログラムは、入力レジスタ１０の
内容をアドレスレジスタ２０に、またチェイニングテ−
ブル９の大きさに等しいある固定長のカウント数をレジ
スタ２１に、それぞれセットし、アドレスセレクタ２２
の出力をアドレスレジスタ２０に指定してＤＭＡ転送を
起動する（１０１）。これにより、主記憶装置６から１
回目のデ−タ転送のチェイニングテ−ブル９の内容が、
デ−タセレクタ２３を介してレジスタ１４，１６，１８
にＤＭＡ転送される（チェイニングテ−ブル転送）。次
に、マイクロプログラムは、レジスタ１８の内容をアド
レスレジスタ２０に、チェイニングテ−ブル９の大きさ
に等しいある固定長のカウント数をレジスタ２１に、そ
れぞれセットし、ＤＭＡ転送を起動する（１０２）。主
記憶装置６から２回目のデ−タ転送のチェイニングテ−
ブル９の内容がデ−タセレクタ２３を介してレジスタ１
５，１７，１９にＤＭＡ転送される（チェイニングテ−
ブル転送）。
【０００９】チェイニングテ−ブル９の内容が２組のレ
ジスタに転送されたので、次にこれらの内容に対応する
デ−タを磁気ディスク装置７に転送する。すなわち、マ
イクロプログラムは、アドレスセレクタ２２の出力をレ
ジスタ１４，１６に指定して、１回目のデ−タ転送を起
動する（１０３）（デ−タ転送１）。すなわち、アドレ
スレジスタ１４、カウントレジスタ１６の内容がアドレ
スバス４を介して、主記憶装置６に送出され、デ−タテ
−ブル２４の該当するアドレスからデ−タを読みし、デ
−タバス５を介してデ−タセレクタ２３に入力される。
例えば、メモリリ−ドの場合には、デ−タは主記憶装置
６からデ−タバス５、デ−タセレクタ２３、デ−タバッ
ファ１１、送信回路１２、磁気ディスク装置制御用バス
８を介して磁気ディスク装置７にＤＭＡ転送される。ハ
−ドウェアは、レジスタ１６が０になったことにより、
１回目のデ−タ転送の終了を検出し、マイクロプログラ
ムに通知すると同時に、アドレスセレクタ２２の出力を
レジスタ１５、１７に切り替えて２回目のデ−タ転送を
継続することにより、チェイニングを実行する（１０
４）。これによって、他の１組による内容に対応したデ
−タ転送が実行される（デ−タ転送２）。
ジスタに転送されたので、次にこれらの内容に対応する
デ−タを磁気ディスク装置７に転送する。すなわち、マ
イクロプログラムは、アドレスセレクタ２２の出力をレ
ジスタ１４，１６に指定して、１回目のデ−タ転送を起
動する（１０３）（デ−タ転送１）。すなわち、アドレ
スレジスタ１４、カウントレジスタ１６の内容がアドレ
スバス４を介して、主記憶装置６に送出され、デ−タテ
−ブル２４の該当するアドレスからデ−タを読みし、デ
−タバス５を介してデ−タセレクタ２３に入力される。
例えば、メモリリ−ドの場合には、デ−タは主記憶装置
６からデ−タバス５、デ−タセレクタ２３、デ−タバッ
ファ１１、送信回路１２、磁気ディスク装置制御用バス
８を介して磁気ディスク装置７にＤＭＡ転送される。ハ
−ドウェアは、レジスタ１６が０になったことにより、
１回目のデ−タ転送の終了を検出し、マイクロプログラ
ムに通知すると同時に、アドレスセレクタ２２の出力を
レジスタ１５、１７に切り替えて２回目のデ−タ転送を
継続することにより、チェイニングを実行する（１０
４）。これによって、他の１組による内容に対応したデ
−タ転送が実行される（デ−タ転送２）。
【００１０】マイクロプログラムは、予めレジスタ１９
の内容をアドレスレジスタ２０に、チェイニングテ−ブ
ル９の大きさに等しいある固定長のカウント数をレジス
タ２１に、それぞれセットしておく。１回目のデ−タ転
送の終了を契機として、ハ−ドウェアに対して３回目の
デ−タ転送のチェイニングテ−ブル９のＤＭＡ転送実行
を指令する（１０５）。ハ−ドウェアは、実行中の２回
目のデ−タ転送の切れ目でアドレスセレクタ２２の出力
をレジスタ１５，１７からレジスタ２０，２１に切り替
えることにより、チェイニングテ−ブル９の内容がデ−
タセレクタ２３を介してレジスタ１４，１６，１８にＤ
ＭＡ転送される（チェイニングテ−ブル転送３回目）。
この後、ハ−ドウェアがアドレスセレクタ２２の出力を
レジスタ２０，２１からレジスタ１５，１７に切り替え
ることにより、２回目のデ−タ転送を引き続き実行する
（デ−タ転送２の残り）。ハ−ドウェアは、レジスタ１
７が０になったことにより２回目のデ−タ転送の終了を
検出し、マイクロプログラムに通知すると同時に、アド
レスセレクタ２２の出力をレジスタ１４，１６に切り替
えて、３回目のデ−タ転送を継続することによりチエィ
ニングを実行する（１０６）（デ−タ転送１）。
の内容をアドレスレジスタ２０に、チェイニングテ−ブ
ル９の大きさに等しいある固定長のカウント数をレジス
タ２１に、それぞれセットしておく。１回目のデ−タ転
送の終了を契機として、ハ−ドウェアに対して３回目の
デ−タ転送のチェイニングテ−ブル９のＤＭＡ転送実行
を指令する（１０５）。ハ−ドウェアは、実行中の２回
目のデ−タ転送の切れ目でアドレスセレクタ２２の出力
をレジスタ１５，１７からレジスタ２０，２１に切り替
えることにより、チェイニングテ−ブル９の内容がデ−
タセレクタ２３を介してレジスタ１４，１６，１８にＤ
ＭＡ転送される（チェイニングテ−ブル転送３回目）。
この後、ハ−ドウェアがアドレスセレクタ２２の出力を
レジスタ２０，２１からレジスタ１５，１７に切り替え
ることにより、２回目のデ−タ転送を引き続き実行する
（デ−タ転送２の残り）。ハ−ドウェアは、レジスタ１
７が０になったことにより２回目のデ−タ転送の終了を
検出し、マイクロプログラムに通知すると同時に、アド
レスセレクタ２２の出力をレジスタ１４，１６に切り替
えて、３回目のデ−タ転送を継続することによりチエィ
ニングを実行する（１０６）（デ−タ転送１）。
【００１１】さらに、マイクロプログラムは、予めレジ
スタ１８の内容をアドレスレジスタ２０に、ある固定長
のカウント数をレジスタ２１に、それぞれセットしてお
く。２回目のデ−タ転送の終了を契機として、ハ−ドウ
ェアに対して４回目のデ−タ転ュのチェイニングテ−ブ
ル９のＤＭＡ転送実行を指令する（１０７）。ハ−ドウ
ェアは、実行中の３回目のデ−タ転送の切れ目で、アド
レスセレクタ２２の出力をレジスタ１４，１６からレジ
スタ２０，２１に切り替えることにより、チェイニング
テ−ブル９のＤＭＡ転送を実行する。４回目のデ−タ転
送のチェイニングテ−ブル９の内容が、デ−タセレクタ
２３を介してレジスタ１５，１７，１９にＤＭＡ転送さ
れる（チェイニングテ−ブル転送、４回目）。この後、
ハ−ドウェアがアドレスセレクタ２２の出力をレジスタ
２０，２１からレジスタ１４，１６に切り替えることに
より、３回目のデ−タ転送を引き続き実行する（デ−タ
転送１の残り）。ハ−ドウェアは、レジスタ１６が０に
なったことにより３回目のデ−タ転送が終了したことを
検出し、これをマイクロプログラムに通知する。それと
同時に、アドレスセレクタ２２の出力をレジスタ１５，
１７に切り替えて、４回目のデ−タ転送を継続すること
により、チェイニングを実行する（１０８）（デ−タ転
送２の４回目）。以下、同じようにして、レジスタ１
４，１６とレジスタ１５，１７、およびレジスタ２０，
２１を切り替えて使用することにより、デ−タ転送とチ
ェイニングテ−ブル転送を繰り返し行って、チェイニン
グを実行する。
スタ１８の内容をアドレスレジスタ２０に、ある固定長
のカウント数をレジスタ２１に、それぞれセットしてお
く。２回目のデ−タ転送の終了を契機として、ハ−ドウ
ェアに対して４回目のデ−タ転ュのチェイニングテ−ブ
ル９のＤＭＡ転送実行を指令する（１０７）。ハ−ドウ
ェアは、実行中の３回目のデ−タ転送の切れ目で、アド
レスセレクタ２２の出力をレジスタ１４，１６からレジ
スタ２０，２１に切り替えることにより、チェイニング
テ−ブル９のＤＭＡ転送を実行する。４回目のデ−タ転
送のチェイニングテ−ブル９の内容が、デ−タセレクタ
２３を介してレジスタ１５，１７，１９にＤＭＡ転送さ
れる（チェイニングテ−ブル転送、４回目）。この後、
ハ−ドウェアがアドレスセレクタ２２の出力をレジスタ
２０，２１からレジスタ１４，１６に切り替えることに
より、３回目のデ−タ転送を引き続き実行する（デ−タ
転送１の残り）。ハ−ドウェアは、レジスタ１６が０に
なったことにより３回目のデ−タ転送が終了したことを
検出し、これをマイクロプログラムに通知する。それと
同時に、アドレスセレクタ２２の出力をレジスタ１５，
１７に切り替えて、４回目のデ−タ転送を継続すること
により、チェイニングを実行する（１０８）（デ−タ転
送２の４回目）。以下、同じようにして、レジスタ１
４，１６とレジスタ１５，１７、およびレジスタ２０，
２１を切り替えて使用することにより、デ−タ転送とチ
ェイニングテ−ブル転送を繰り返し行って、チェイニン
グを実行する。
【００１２】なお、実施例では、メモリリ−ドの場合を
説明したが、メモリライトの場合には、磁気ディスク装
置７から読み出されたデ−タを、チェイニングテ−ブル
９で指定されたデ−タテ−ブル２４のアドレス位置に転
送して、書き込む。デ−タ転送の方向が逆方向になるだ
けであって、チェイニング制御の方向はメモリリ−ドと
変わらない。本発明の第１の特徴は、マイクロプログラ
ムから起動されることなく、デ−タチェイニングを実行
するために、デ−タ転送用レジスタとアドレスカウント
転送用レジスタを設けたことであり、第２の特徴は、継
続してデ−タチェイニングを実行するために、デ−タ転
送用レジスタを２組設けることにより、休まずに交互に
使用してデ−タ転送を行うことである。
説明したが、メモリライトの場合には、磁気ディスク装
置７から読み出されたデ−タを、チェイニングテ−ブル
９で指定されたデ−タテ−ブル２４のアドレス位置に転
送して、書き込む。デ−タ転送の方向が逆方向になるだ
けであって、チェイニング制御の方向はメモリリ−ドと
変わらない。本発明の第１の特徴は、マイクロプログラ
ムから起動されることなく、デ−タチェイニングを実行
するために、デ−タ転送用レジスタとアドレスカウント
転送用レジスタを設けたことであり、第２の特徴は、継
続してデ−タチェイニングを実行するために、デ−タ転
送用レジスタを２組設けることにより、休まずに交互に
使用してデ−タ転送を行うことである。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
ＤＭＡ転送動作を止めることなく、デ−タチェイニング
を実行することができるので、デ−タチェインの度毎に
ＤＭＡ転送をマイクロプログラムにより起動し直す必要
がない。その結果、ハ−ドウェアのオ−バヘッドを減少
させることができる。
ＤＭＡ転送動作を止めることなく、デ−タチェイニング
を実行することができるので、デ−タチェインの度毎に
ＤＭＡ転送をマイクロプログラムにより起動し直す必要
がない。その結果、ハ−ドウェアのオ−バヘッドを減少
させることができる。
【００１４】
【図１】本発明の一実施例を示す制御装置のブロック構
成図である。
成図である。
【図２】本発明によるデ−タチェイニング制御方法のシ
−ケンスチャ−トである。
−ケンスチャ−トである。
１ ＤＭＡ制御装置 ２ 中央処理装置 ３ プログラムバス ４ アドレスバス ５ デ−タバス ６ 主記憶装置 ７ 磁気ディスク装置 ８ 磁気ディスク装置制御用バス ９ チェイニングテ−ブル １０ 入力レジスタ １１ デ−タバッファ １２ 送信回路 １３ 受信回路 １４，１５，２０ アドレスレジスタ １６，１７，２１ カウントレジスタ １８，１９ ネクストチェイニングアドレスレジスタ ２２ アドレスセレクタ ２３ デ−タセレクタ ２４ デ−タテ−ブル
Claims (3)
- 【請求項１】 中央処理装置および主記憶装置に接続さ
れ、ＤＭＡ転送を行うＤＭＡ制御装置において、デ−タ
転送のためのメモリアドレスを格納するアドレスレジス
タと、転送デ−タ数を格納するカウントレジスタからな
るデ−タ転送用レジスタを２組と、該デ−タ転送用レジ
スタの各組に対してメモリアドレスと転送デ−タ数をＤ
ＭＡ転送するためのアドレス・カウント転送用レジスタ
とを設け、一方のデ−タ転送用レジスタによるデ−タ転
送中に、デ−タ転送の切れ目を利用して他方のデ−タ転
送用レジスタに対して、次にデ−タ転送するメモリアド
レスと転送デ−タ数をアドレス・カウント転送用レジス
タを用いてＤＭＡ転送することを特徴とするデ−タチェ
イニング制御装置。 - 【請求項２】 中央処理装置および主記憶装置に接続さ
れ、ＤＭＡ転送を行うＤＭＡ制御装置のチェイニング制
御方法において、デ−タ転送用レジスタを２組用いるこ
とにより、一方のデ−タ転送用レジスタによるデ−タ転
送の終了時に、他方のデ−タ転送用レジスタに切り替え
ることにより、デ−タ転送を止めることなく自動的にデ
−タチェイニング動作を実行することを特徴とするデ−
タチェイニング制御方法。 - 【請求項３】 予め主記憶装置に格納されているチェイ
ニングテ−ブルのアドレスと、該チェイニングテ−ブル
の大きさに等しいある固定長のカウント数をアドレス・
カウント転送用レジスタにセットしておき、ハ−ドウェ
アからデ−タ転送の終了が通知される度毎に、次回のデ
−タ転送のためのチェイニングテ−ブルのＤＭＡ転送実
行を指令して、前の回のデ−タ転送の切れ目でチェイニ
ングテ−ブルのＤＭＡ転送を実行させることを特徴とす
るマイクロプログラムによるＤＭＡ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP608792A JPH05189357A (ja) | 1992-01-17 | 1992-01-17 | デ−タチェイニング制御方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP608792A JPH05189357A (ja) | 1992-01-17 | 1992-01-17 | デ−タチェイニング制御方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189357A true JPH05189357A (ja) | 1993-07-30 |
Family
ID=11628757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP608792A Pending JPH05189357A (ja) | 1992-01-17 | 1992-01-17 | デ−タチェイニング制御方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189357A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204456A (ja) * | 2007-02-16 | 2008-09-04 | Arm Ltd | 複雑な非線形データの転送制御システム |
-
1992
- 1992-01-17 JP JP608792A patent/JPH05189357A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008204456A (ja) * | 2007-02-16 | 2008-09-04 | Arm Ltd | 複雑な非線形データの転送制御システム |
| US8112560B2 (en) | 2007-02-16 | 2012-02-07 | Arm Limited | Controlling complex non-linear data transfers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH05189357A (ja) | デ−タチェイニング制御方法および装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2826490B2 (ja) | ベクトルデータ処理装置 | |
| JP2577604Y2 (ja) | 画像メモリ・データ演算装置 | |
| JPH0198017A (ja) | プリンタ制御装置 | |
| JPH1153291A (ja) | 高速データ転送システム | |
| JP2896207B2 (ja) | Ａ／ｄ変換装置 | |
| JPH01243184A (ja) | 画像表示装置 | |
| JPH01302456A (ja) | チャネル制御ブロックを用いたデータ転送制御方式 | |
| JPH02136949A (ja) | 入出力制御装置 | |
| JPH04296960A (ja) | Ｄｍａ制御方式 | |
| JPH0381854A (ja) | メモリアクセス方式 | |
| JPH05204829A (ja) | データ転送装置 | |
| JPH06208528A (ja) | 拡張記憶制御装置 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH01255889A (ja) | 画像メモリインタフエース回路 | |
| JPH04175957A (ja) | データ転送装置 | |
| JPH04141758A (ja) | データ転送方法 | |
| JPS6280754A (ja) | メモリアクセス制御装置 | |
| JPH0683751A (ja) | 外部記憶制御システム | |
| JPH02205959A (ja) | チャネル装置およびその動作方法 | |
| JPS5918733B2 (ja) | デ−タ送受信制御装置 | |
| JPS5875261A (ja) | 磁気デイスク制御方式 | |
| JPH01243160A (ja) | データ転送制御方式 |