JPH01243160A - データ転送制御方式 - Google Patents

データ転送制御方式

Info

Publication number
JPH01243160A
JPH01243160A JP7078988A JP7078988A JPH01243160A JP H01243160 A JPH01243160 A JP H01243160A JP 7078988 A JP7078988 A JP 7078988A JP 7078988 A JP7078988 A JP 7078988A JP H01243160 A JPH01243160 A JP H01243160A
Authority
JP
Japan
Prior art keywords
external bus
data transfer
main storage
local memory
disk device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7078988A
Other languages
English (en)
Inventor
Atsushi Mabuchi
馬渕 淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7078988A priority Critical patent/JPH01243160A/ja
Publication of JPH01243160A publication Critical patent/JPH01243160A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖血欠1 本発明はデータ転送制御方式に関し、特に主記憶装置か
らディスク装置へのデータ転送に関する。
良米韮韮 従来、ディスク制御アダプタによる主記憶装置からディ
スク装置へのDMA(ダイレクトメモリアクセス)によ
るデータ転送(以下DMA転送とする)においては、第
3図に示すように、ディスク装置に対するシーク(Se
ek)を起動した後に、そのシーク動作の終了を待って
主記憶装置からディスク装置へのDMA転送の起動をか
けるという手順にしたがって制御されるのが一般的であ
った。
このとき、バスの使用優先順位は固定されている。
このような従来のディスク制御アダプタによる主記憶装
置からディスク装置へのDMA転送では、シークを起動
し、そのシーク動作の終了後にDMA転送を実行すると
いう手順にしたがっていたので、シーク動作によるロス
タイムが大きいという欠点があった。
また、このとき、バスの使用優先順位は固定されている
ので、−時的にディスク制御アダプタによるバス占有率
が増加し、バスの負担を増大するという欠点があった。
魚j!と目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、シーク動作によるロスタイムを削減し、
バスの負担を軽減することができるデータ転送制御方式
の提供を目的とする。
九匪座1式 本発明によるデータ転送制御方式は、ディスク制御アタ
プタ内のローカルメモリと外部バスとを介して主記憶装
置と外部ディスク装置との間でデータ転送が行われる情
報処理システムのデータ転送制御方式であって、前記デ
ータ転送時の前記外部バスの使用優先順位を変更する変
更手段を設け、前記データ転送時になされる前記外部デ
ィスク装置に対するシークの起動とともに、前記変更手
段により前記外部バスの前記使用優先順位を低順位に変
更して前記主記憶装置から前記ローカルメモリへのデー
タ転送を起動するようにしたことを特徴とする。
裏腹名 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例は、パスプライオリ
ティ切換え回路1と、DMA(タイレフトメモリアクセ
ス)コントロール部2と、ローカルメモリ3と、デバイ
スコントロール部4と、l10(入出力)コントロール
部5と、ディスク装置6とにより構成されている。
第2図は本発明の一実施例の動作を示すタイミングチャ
ートである。これら第1図と第2図とを用いて本発明の
一実施例の動作について説明する。
図示せぬ主記憶装置からディスク装置6にDMA(タイ
レフトメモリアクセス)によるデータ転送(以下DMA
転送とする)を行うときには、ます図示せぬ中央処理装
置からI10コントロール部5と外部バス7とを介して
デバイスコントロール部4に対してシークが起動される
。これによりデバイスコントロール部4はディスク装置
6におけるシーク動作を開始する。
中央処理装置はデバイスコントロール部4に対するシー
クの起動の直後にそのシーク動作の終了を待たずに、I
10コントロール部5と外部バス7とを介してパスプラ
イオリティ切換え回路1に対して外部バス7の使用優先
順位を低い順位に切換えるように指示する。この指示に
よりパスプライオリティ切換え回路1は外部バス7の使
用優先順位を低い順位に切換える。
パスプライオリティ切換え回路1により外部バス7の使
用優先順位が低い順位に切換えられると、中央処理装置
はI10コントロール部5と外部バス7とを介してDM
Aコントロール部2に対して主記憶装置からローカルメ
モリ3へのDMA転送の起動を指示する(第2図参照)
この指示によりDMAコントロール部2は外部バス7の
使用優先順位が低い順位で、外部バス7を介して主記憶
装置からローカルメモリ3へのDMA転送を行う。この
主記憶装置からローカルメモリ3へのDMA転送と同時
に、ディスク装置6においてはシーク動作が行われてい
る。
この状態はディスク装W6におけるシーク動作= 5− が終了するか、あるいは主記憶装置からローカルメモリ
3へのDMA転送が終了するまで持続される。
ディスク装置6におけるシーク動作、あるいは主記憶装
置からローカルメモリ3へのDMA転送のどちらかが終
了すると、中央処理装置はI10コントロール部5と外
部バス7とを介してパスプライオリティ切換え回路1に
対して外部バス7の使用優先順位を元の高い順位に戻す
ように指示する。この指示りこよりパスプライオリティ
切換え回路1は外部バス7の使用優先順位を窩い順位に
戻す。
ディスク装置6におけるシーク動作が終了しても、主記
憶装置からローカルメモリ3へのDMA転送が終了して
いない場合には、残りのデータのDMA転送は外部バス
7の使用優先順位が高い順位で行われる。
このとき、主記憶装置からローカルメモリ3へのDMA
転送の終了または未終了にかかわらず、ディスク装置6
におけるシーク動作の終了を検出すると、中央処理装置
はI10コントロール部5と外部バス7とを介してデバ
イスコントロール部4に対してローカルメモリ3からデ
ィスク装置6へのデータ転送の起動を指示する(第2図
参照)。
この指示によりデバイスコン1−〇−ル部4はローカル
メモリ3からディスク装置6へのデータ転送を開始し、
主記憶装置からローカルメモリ3へのDMA転送により
ローカルメモリ3に格納されたデータをディスク装置6
に転送させる。
ディスク装置6におけるシーク動作中のDMA転送は、
外部バス7の使用優先順位が低い順位に設定されている
ため、他の入出力装置によるDMAサイクルの妨げとな
る割合が低くなり、よって外部バス7の負担を軽減する
ことができる。
このように、主記憶装置からディスク装置6へのDMA
転送を行うときに、ディスク装置6におけるシーク動作
を起動するとともに、外部バス7の使用優先順位をパス
プライオリティ切換え回路1により低い順位に切換えて
主記憶装置からローカルメモリ3へのDMA転送を行わ
せるようにすることによって、外部バス7を介してなさ
れる他の入出力装置によるDMA転送を妨げることなく
、ディスク装置6においてシーク動作が行われていると
きに、このディスク装置6に書込まれるべきデータをロ
ーカルメモリに転送することができる。
したかって、ディスク装置6におけるシーク動作の終了
後にローカルメモリ3からディスク装置6へのデータ転
送を即実行可能な状態とすることかできる。これにより
、外部バス7の負担を軽減することができるとともに、
ディスク装置6におりるシーク動作によるロスタイムを
削減することができる。
及曹しと汲米 以上説明したように本発明によれば、主記憶装置と外部
ディスク装置との間でのデータ転送において、外部ディ
スク装置に対するシークの起動とともに、外部バスの使
用優先順位を低順位に変更して主記憶装置からディスク
制御アタプタ内のローカルメモリへのデータ転送を起動
するようにすることによって、シーク動作によるロスタ
イムを削減し、外部バスの負担を軽減することができる
という効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は本発明の一実施例の動作を示すタイミングチャー
ト、第3図は従来例の動作を示すタイミングチャートで
ある。 主要部分の符号の説明 1・・・・・・パスプライオリティ切換え回路2・・・
・・・ダイレクトメモリアクセス(DMA)コントロー
ル部 3・・・・・・ローカルメモリ 4・・・・・・デバイスコントロール部5・・・・・・
入出力(1,10)コントロール部6・・・・・・ディ
スク装置 7・・・・・・外部バス

Claims (1)

    【特許請求の範囲】
  1. (1)ディスク制御アダプタ内のローカルメモリと外部
    バスとを介して主記憶装置と外部ディスク装置との間で
    データ転送が行われる情報処理システムのデータ転送制
    御方式であって、前記データ転送時の前記外部バスの使
    用優先順位を変更する変更手段を設け、前記データ転送
    時になされる前記外部ディスク装置に対するシークの起
    動とともに、前記変更手段により前記外部バスの前記使
    用優先順位を低順位に変更して前記主記憶装置から前記
    ローカルメモリへのデータ転送を起動するようにしたこ
    とを特徴とするデータ転送制御方式。
JP7078988A 1988-03-24 1988-03-24 データ転送制御方式 Pending JPH01243160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7078988A JPH01243160A (ja) 1988-03-24 1988-03-24 データ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7078988A JPH01243160A (ja) 1988-03-24 1988-03-24 データ転送制御方式

Publications (1)

Publication Number Publication Date
JPH01243160A true JPH01243160A (ja) 1989-09-27

Family

ID=13441650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7078988A Pending JPH01243160A (ja) 1988-03-24 1988-03-24 データ転送制御方式

Country Status (1)

Country Link
JP (1) JPH01243160A (ja)

Similar Documents

Publication Publication Date Title
JPH01277928A (ja) 印刷装置
JPH01243160A (ja) データ転送制御方式
JP2000276305A (ja) ディスクアレイ装置
JPH1083367A (ja) 周辺装置制御
JPH0198017A (ja) プリンタ制御装置
JPH06202894A (ja) 共有メモリ制御回路
JP2734312B2 (ja) メモリ回路
JPS6041766B2 (ja) マイクロプログラム制御装置
JPH0520247A (ja) チヤネルシステム
JPH05113888A (ja) マイクロプロセツサユニツト
JPH0713921A (ja) Dmaコントローラ装置
JPH05189357A (ja) デ−タチェイニング制御方法および装置
JPH08235101A (ja) 複数デバイスから同一メモリをアクセスする方法
JPS62121527A (ja) 磁気デイスク制御装置
JPS62168246A (ja) メモリ書込み制御方式
JPS61246861A (ja) デ−タ転送制御方式
JP2001195298A (ja) 不揮発メモリ書込方法
JPS63301348A (ja) 外部記憶制御装置
JPH02307149A (ja) 直接メモリアクセス制御方式
JPH05145572A (ja) 回線二重化装置の呼の引き継ぎ方式
JPH03113649A (ja) 書込みデータ転送装置
JPH04255056A (ja) Dmaコントローラ
JPH01175013A (ja) 電源制御方式
JPH1011351A (ja) コンピュータシステム
JPH0650494B2 (ja) 入出力制御装置におけるデータ転送方式