JP2001195298A - 不揮発メモリ書込方法 - Google Patents

不揮発メモリ書込方法

Info

Publication number
JP2001195298A
JP2001195298A JP2000003365A JP2000003365A JP2001195298A JP 2001195298 A JP2001195298 A JP 2001195298A JP 2000003365 A JP2000003365 A JP 2000003365A JP 2000003365 A JP2000003365 A JP 2000003365A JP 2001195298 A JP2001195298 A JP 2001195298A
Authority
JP
Japan
Prior art keywords
data
volatile memory
writing method
memory
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000003365A
Other languages
English (en)
Inventor
Masanao Suga
政直 菅
Masanori Kawatani
正典 川谷
Sukeatsu Inazumi
祐敦 稲積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2000003365A priority Critical patent/JP2001195298A/ja
Publication of JP2001195298A publication Critical patent/JP2001195298A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【課題】 機器の運用効率を向上させる方法を提供す
る。 【解決手段】上位機器1と共有メモリ2を介してデータ
の受け渡しを行なう下位機器3が、上位機器1から受け
取ったデータを不揮発メモリ5に書き込むときは、まず
初めに受取ったデータを揮発メモリ4に格納し、その後
すぐに受信完了通知を上位機器1に対して発行し、次に
揮発メモリ4に格納されたデータを不揮発メモリ5に書
き込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、産業用の制御機器
など、2つの機器間でデータを送受信する時の技術に関
しており、特に受信したデータを不揮発メモリに格納す
る方法に関する。
【0002】
【従来の技術】産業用の制御機器には2つの機器間でデ
ータを送受信して使われることが多い。例えば上位にあ
る管理用の機器から下位にある操作用の機器にデータを
転送して所望の機能を果たさせたりする。このように、
上位機器から下位機器にデータを送信する時、従来は、
はじめに上位機器がデータの書込み要求を発行すると、
下位機器は受け取ったデータを不揮発メモリに書込み、
その処理が完了してから受信完了通知を上位機器に発行
するという動作をしている。そして、上位機器は書込み
要求発行後、受信完了通知を受け取るまで待ち状態にあ
り、受信完了通知を受取ってから次の処理に移行してい
た。
【0003】
【発明が解決しようとする課題】ところが、下位機器で
受取ったデータを不揮発メモリに書き込むにはメモリの
性質上長い時間が必要とされるため、上位機器は送信を
短時間で終了させることができたとしても、その書込み
が完了したことを知らせる下位機器の信号を受信するま
で長い時間待たされることになり、すぐに次の処理に移
行できないという極めて効率の悪い機器運用しかできな
いという問題があった。そこで本発明は、かかる問題を
解消するためになされたものであり、データを送信した
上位機器が速やかに次の処理に移行できて機器の運用効
率を向上させることを目的とする。
【0004】
【課題を解決するための手段】本発明の方法は、上位機
器と共有メモリを介してデータの受け渡しを行なう下位
機器が、前記上位機器から受け取ったデータを不揮発メ
モリに書き込むときは、まず初めに受取ったデータを揮
発メモリに格納し、その後すぐに受信完了通知を前記上
位機器に対して発行し、次に前記揮発メモリに格納され
たデータを前記不揮発メモリに書き込むという手順をと
ることを特徴としている。また本発明の方法は、下位機
器が上位機器からデータを受取ると、変化のあるものだ
けを揮発メモリに格納することと、上位機器が送信する
データとデータ書込み要求が待ち行列になっていること
を特徴としている。このようにしているため、上位機器
がデータを送信してしまえば、その後速やかに次の処理
に移行できるのである。
【0005】
【発明の実施の形態】以下本発明の実施の形態を図を用
いて説明する。図1は本発明を実施するための2つの機
器の接続関係を示すブロック図である。図において、1
は上位機器であり、データの書込み要求を発行する。3
は上位機器1からデータを受信する下位機器、2は上位
機器1と下位機器3との間に設けられた共有メモリであ
る。下位機器3は読み書きを高速に行なうことができる
揮発メモリ4と、読み出しは速いが書込みが遅い不揮発
メモリ5を備えている。上位機器1がデータとデータの
書込み要求を共有メモリ2に書き込むと、下位機器3は
データを揮発メモリ4に書き込んで下位機器3の動作を
決めるために使用されるとともに、不揮発メモリ5にも
書込んで電源再投入時にもデータが使用できるようにさ
れる。この処理がされるとき、下位機器3は揮発メモリ
4にデータを書込むとその後すぐに上位機器1に対して
受信完了通知を発行する。このため上位機器1は長い間
処理完了通知を待たされることなく次の処理にとりかか
ることができる。下位機器3は受信完了通知を発行した
あとで時間のかかる不揮発メモリ5への書込みに着手す
る。
【0006】また、下位機器3がデータを共有メモリ2
から揮発メモリ4に転送する際に変化のあったデータの
みを選び出し、これを処理対象に限定すれば、不揮発メ
モリ5に書込むデータ量が減り書込み所要時間が短縮で
きる。さらに、上位機器1のデータとデータ書込み要求
を待ち行列にして蓄えるようにすれば、上位機器1は書
込み要求を発行するタイミングについて気にする必要性
が減少する。
【0007】さらに、下位機器3が揮発メモリ4にデー
タを書込んでいる最中に処理中断の要因が発生した場合
には、不揮発メモリ5のデータを揮発メモリ4に転送す
ることにより、中断前のデータに復旧させることができ
る。不揮発メモリ5の読み出し所要時間は長くないた
め、この処理は迅速に行なうことができる。
【0008】
【発明の効果】上記のように、本発明によれば、下位機
器の不揮発メモリに書込まれる時間の長さに関わらず、
書込み完了の信号を上位機器がすぐに受けとることがで
きて次の処理に移行できるので、機器の運用効率を向上
させることができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の構成を示すブロック図
【符号の説明】
1 上位機器 2 共有メモリ 3 下位機器 4 揮発メモリ 5 不揮発メモリ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B005 JJ12 LL11 MM23 WW03 5B060 KA04 MM03 5B077 AA33 BA01 5B082 AA07 GA04

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】上位機器と共有メモリを介してデータの受
    け渡しを行なう下位機器が、前記上位機器から受け取っ
    たデータを不揮発メモリに書き込むときは、 まず初めに受取ったデータを揮発メモリに格納し、 その後すぐに受信完了通知を前記上位機器に対して発行
    し、 次に前記揮発メモリに格納されたデータを前記不揮発メ
    モリに書き込むことを特徴とする不揮発メモリ書込方
    法。
  2. 【請求項2】前記下位機器が前記上位機器から前記デー
    タを受取ると、変化のあるものだけを前記揮発メモリに
    格納することを特徴とする請求項1記載の不揮発メモリ
    書込方法。
  3. 【請求項3】前記上位機器が送信する前記データと前記
    データ書込み要求が待ち行列になっていることを特徴と
    する請求項1記載の不揮発メモリ書込方法。
JP2000003365A 2000-01-12 2000-01-12 不揮発メモリ書込方法 Pending JP2001195298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003365A JP2001195298A (ja) 2000-01-12 2000-01-12 不揮発メモリ書込方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003365A JP2001195298A (ja) 2000-01-12 2000-01-12 不揮発メモリ書込方法

Publications (1)

Publication Number Publication Date
JP2001195298A true JP2001195298A (ja) 2001-07-19

Family

ID=18532318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003365A Pending JP2001195298A (ja) 2000-01-12 2000-01-12 不揮発メモリ書込方法

Country Status (1)

Country Link
JP (1) JP2001195298A (ja)

Similar Documents

Publication Publication Date Title
KR101105489B1 (ko) Nand 플래시 메모리의 커맨드 기반 제어
US20060168366A1 (en) Direct memory access control method, direct memory access controller, information processing system, and program
KR20210042978A (ko) 이진화 알고리즘 기반의 액셀러레이션 제어 시스템, 칩 및 로봇
US7725621B2 (en) Semiconductor device and data transfer method
US8230138B2 (en) Memory control device, data processor, and data read method
WO2004046950A1 (en) Mailbox interface between processors
US7698475B2 (en) DMA transfer control apparatus for performing direct memory access transfer from a transfer source to a transfer destination
JP4373255B2 (ja) ダイレクトメモリアクセス制御装置および方法
KR100736902B1 (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 장치
JP2001195298A (ja) 不揮発メモリ書込方法
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP2000227895A (ja) 画像データ転送装置および画像データ転送方法
JPS6294042A (ja) 通信制御装置
JP3447035B2 (ja) 試験パターン発生器
JP2803270B2 (ja) Scsiホストアダプタ回路
JPS63293660A (ja) 通信制御装置
JPH0683639A (ja) レジスタ装置
JP2000132498A (ja) Dma転送制御装置
JPH1185660A (ja) データ転送システム
JP2007328647A (ja) Cpu間のデータ転送方式
JPH04160459A (ja) データ転送装置
JP2005284580A (ja) バス装置
JPH04287456A (ja) 伝送制御装置
JPH0520165A (ja) システムバス制御装置
JPH06242950A (ja) パイプライン入出力制御装置