JPH02205959A - チャネル装置およびその動作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、低速大容量と高速小容量の記憶装置間で高速
に制御情報を転送し、高速小容量の記憶装置上の制御情
報を処理して入出力装置を制御するチャネル装置に関す
る。

［従来の技術］ 入出力装置を制御するチャネル装置はマイクロプログラ
ム制御で動作する。マイクロプログラムは、各種の制御
情報を入出力装置毎に持って入出力装置を制御する。こ
の制御情報は、チャネル装置の処理性能を高めるために
入出力装置当り数ワード必要であり、またチャネル当り
では入出力装置の最大接続台数分だけ必要となるため、
この制御情報を格納すべき記憶装置は大容量のものが用
いられる。またコストを低減するために低速の記憶装置
を用いる。

マイクロプログラムが入出力装置を制御する場合、記憶
装置内の制御情報を１ワード分読み出して、その内容を
更新し記憶装置内に再び格納する。

マイクロプログラムはこの処理を、入出力装置を制御中
は何度も繰り返すことになる。

なお、この種の装置として関連するものに例えば特開昭
６１−２９０５５８号がある。

［発明が解決しようとする課題］ 前述のようなチャネル装置においては、入出力装置の一
連の制御で、マイクロプログラムによって記憶装置内の
制御データのロードやストア動作が何度も行われる必要
が生じる。しかし１回当り（例えば１ワード）のロード
やストア動作には、本来のデータ転送以外に、ロードや
ストア動作の起動時及び終了時にそれぞれオーバヘッド
となる時間が必要である。よって、記憶装置そのものも
低速のものを用いることと、オーバヘッドの時間が積り
重なって処理時間の増大を招いてしまう。

チャネル装置における入出力装置の制御で処理時間が増
大すると、入出力装置と主記憶装置とのデータ転送性能
の低下や、入出力装置の処理にチャネル装置の処理が追
従できなくなってしまうオーバランを引き起してしまう
という問題があった。

本発明の目的は、大容量記憶装置との間での制御情報の
授受に伴うオーバヘッド時間を短縮してチャネル装置の
処理速度を向上させ、ひいては、チャネル装置と主記憶
との間のデータ転送速度を向上させることにある。

［課題を解決するための手段］ 前記目的を達成するために、本発明によるチャネル装置
は、複数の入出力装置の各々について。

複数ワードの制御情報を記憶するための低速大容量の第
１の記憶装置を使用するチャネル装置において、前記入
出力装置のうち少なくとも一つの入出力装置の制御情報
を保持するための高速小容量の第２の記憶装置と、前記
入出力装置を指定するための情報を保持する情報保持手
段と、該情報保持手段の内容に基づいて、指定された入
出力装置に対応する複数ワードの制御情報を、前記第１
の記憶装置と第２の記憶装置との間で相互に転送する制
御情報転送手段とを設けるようにしたものである。

また１本発明によるチャネル装置の動作方式は、複数の
入出力装置の各々について、複数ワードの制御情報を記
憶するための低速大容量の第１の記憶装置を備えたチャ
ネル装置において、前記入出力装置のうち少なくとも一
つの入出力装置の制御情報を保持するための高速小容量
の第２の記憶装置を設け、各入出力装置の入出力動作に
先立って、当該入出力装置の複数ワードの制御情報を前
記第１の記憶装置から前記第２の記憶装置に転送し。

該第２の記憶装置に記憶された制御情報を参照・更新し
ながら当該入出力動作を実行させるようにしたものであ
る。

［作　用］ チャネル装置は複数の入出力装置を制御するが一連の処
理が終るまで一つの入出力装置に関する処理だけを行う
ので第２の記憶装置は少くとも１つの入出力装置の制御
情報を格納する容量があればよい。入出力装置を制御す
る場合に初めに制御対象を指定するための情報（例えば
入出力装置番号）を情報保持手段（例えばアドレスレジ
スタ）に格納しておき、制御情報転送手段によって、第
１の記憶装置から第２の記憶装置へ制御対象の入出力装
置の制御情報を複数ワード高速転送する。

入出力装置処理中は制御対象の入出力装置の制御情報の
参照更新は第２の記憶装置の内容を用い、高速アクセス
が可能である。

一連の入出力装置の制御が終了すると、その時点での制
御情報を制御情報転送手段により、第２の記憶装置から
第１の記憶装置へ高速に転送する。

これによって、制御情報転送手段を用いる時に、それぞ
れ前後にオーバヘッド時間が存在するが、一連の入出力
装置の制御処理に１回ずつしか発生しないので、オーバ
ヘッド時間は大幅に削減される。

［実施例］ 以下、本発明の一実施例を図面を参照しつつ説明する。

第２図は、本発明におけるシステムの概略構成を示す１
本システムは、中央処理装置１、主記憶装置２、入出力
処理装置３、入出力装置６，７よりなる。入出力処理装
置３は、チャネル処理装置４およびチャネル装置５より
なる。チャネル処理装置４は実際には複数のチャネル装
Ｍ５に接続されており、チャネル装置５と主記憶装置２
間のデータ転送を行うとともに、中央処理装置１からの
入出力命令の起動を受け、目的のチャネル装置５の起動
、入出力命令の終了を中央処理袋！！１へ報告する。チ
ャネル装置５は、主記憶袋ｒ１１２からのチャネルコマ
ンドの読み出し、チャネル処理装置４と入出力装置６，
７との間のデータ転送、チャネルコマンドの終了結果の
主記憶装置２への書き込みを行う。

第１図はチャネル装置５における本発明に関する部分の
詳細図である。チャネル装置５は、本実施例では、チャ
ネルチップ１００と大容量記憶１０１とからなる。チャ
ネルチップ１００はワンチップで構成され、大容量記憶
１０１はチャネルチップ１００と外部接続される。大容
量記憶１０１にはマイクロプログラムと入出力装置の制
御情報が格納される。チャネルチップ１００は、大容量
記憶１０１のアドレスを保持するレジスタＧＡＳＲ１０
６と、このアドレスを更新するためのインクリメンタ１
０３、レジスタ１０４およびセレクタ１０５と、大容量
記憶１０１に書き込むデータを保持する書き込みレジス
タ１０２と、大容量記憶１０１の読出しデータを保持す
る読出しレジスタ１０７と、このレジスタに保持された
命令を解読して各部の制御を行うデコーダ１１７と、入
出力装置を指定するための装置番号を保持するアドレス
レジスタ１０８と、この装置番号に対応する入出力゛装
置の制御情報の転送を制御する制御情報転送制御回路１
０９と、大容量記憶１０１から転送される制御情報を記
憶する高速小容量のキャッシュ記憶１１０と、演算器１
１１と、この演算器１１１の一方の入力を選択するセレ
クタ１１５と、起動割込制御回路１１２と、データ転送
制御回路１１３と、入出力インタフェース制御回路１１
４とからなる。

起動割込制御回路１１２は、ライン１０を介してチャネ
ル処理装置４と接続され、チャネル処理装置４からの人
出命令の起動を受は付け、入出力命令の終了を割込みで
チャネル処理装置４へ報告する。

データ転送制御回路１１３は、ライン１１を介してチャ
ネル処理装置４と接続され、入出力インタフェース制御
回路１１４と協動してチャネル処理装置４と入出力装置
間のデータ転送を制御する。

第３図（ａ）および（ｂ）は、チャネルチップ１００と
大容量記憶１０１との間で制御情報の転送動作を説明す
るタイミングチャートであり、同図（ａ）は、制御情報
の読み出し処理を示し、同図（ｂ）は制御情報の書き込
み処理を示している。

第３図のタイミングチャート中、ｒｉ、ｉ＋１゜ｊｅｊ
”ｌＪはマイクロプログラムの命令のｉ。

ｘ　＋　１　ｔ　ｊ　ｅ　ｊ＋１番地を示し、ｒＤＪは
実際の動作としては無効となるダミーサイクルを示し、
さ°らに「１．・・・、９．ＩＯＪはチャネルチップ１
００と大容量記憶１０１との間で転送される制御データ
の第１ないし第１０転送ワードを示している。

ｒＬＵＡＪは、大容量記憶１０１からチャネルチップ１
００へ制御データを読み出すマイクロ命令であり、ｒｓ
ＴＵＡ」はチャネルチップ１００から大容量記憶１０１
へ制御データを書き込むマイクロ命令を示している。

以下、第１図および第３図を用いて処理の流れを説明す
る。

ＧＳＡＲ１０６はマイクロプログラムを読み出す場合に
も用いられ、ＧＳＡＲ１０６の内容がライン１００３を
介してインクリメンタ１０３によってインクリメントさ
れ、レジスタ１０４、セレクタ１０５を経由してＧＳＡ
Ｒ１０６の内容を更新する。

ライン１００３は大容量記憶１０１にも接続されており
、ＧＳＡＲ１０６のアドレスで示されるマイクロ命令を
ライン１００２を介して読み出しレジスタ１０７に読み
出して実行する。

まず、入出力装置６，７（第２図）を制御するに当って
、アドレスレジスタ１０８には制御対象の入出力装置番
号があらかじめセットされる。

次に第３図（ａ）に示すように、ｉ番地のマイクロ命令
がＬＵＡ命令であった場合、ＧＳＡＲ１０６はｉ番地を
示しており、ライン１００３を介して大容量記憶１０１
をアクセスし、ライン１００２を通じて、ＬＵＡ命令を
読み出す。この読出しデータは、レジスタ１０７に読み
込まれＬＵＡ命令が解読実行される。すなわち、制御情
報転送制御回路１０９は、アドレスレジスタ１０８の内
容から大容量記憶１０１に割り当てられた領域のアドレ
スを求め、初めに第１ワードのアドレスがライン１００
４．セレクタ１０５を介してＧＳＡＲ１０６に設定され
る。ＧＳＡＲ１０６の内容はライン１００３を介して大
容量記憶１０１をアクセスし、ライン１００２を通じて
第１ワードの制御データが読み出しレジスタ１０７に読
み込まれ、ライン１００７を介してキャッシュ記憶１１
０に書き込まれる。この時のアドレスは、制御情報転送
制御回路１０９からライン１００５を介して与えられる
。第２ワード目以降、第１０ワード目まで同様の処理が
繰り返し行われ、キャッシュ記憶１１０には、１０ワー
ド分の入出力装置の制御情報が格納される。

ＧＳＡＲ１０６はｉ番地のアクセスが終了してから制御
情報の第１ワードの番地を求める間だけダミーサイクル
となる。

同一人出力装置の制御を続ける場合には、マイクロプロ
グラムはキャッシュ記憶１１０の内容をライン１００６
を介して演算器１１１に読み出し、参照、更新すること
ができる。キャッシュ記憶１１０をマイクロプログラム
でアクセスする場合、第３図のようなダミーサイクル無
しに１サイクル命令として処理でき、高速処理が可能と
なる。

制御中の処理を終了する場合には、５ＴＵＡ命令にて処
理する。

第３図（ｂ）に示すように、ｊ番地のマイクロ命令が５
ＴＵＡ命令であった場合、ＧＳＡＲ１０６はｊ番地を示
しており、ライン１００３を介して大容量記憶１０１が
アクセスされ、ライン１００２を通じて、５ＴＵＡ命令
が読み出しレジスタ１０７に読み込まれ５ＴＵＡ命令が
解読実行される。この時、ＬＵＡ命令と同様に、制御情
報転送レジスタ１０９はアドレスレジスタ１０８の内容
から大容量記憶１０１に割り当てられた領域のアドレス
を求め、初めに第１ワードのアドレスがライン１００４
、セレクタ１０５を介してＧＳＡＲ１０６に設定される
。

ＧＳＡＲ１０６の内容は、ライン１００３を介し、スト
アアドレスとして大容量記憶１０１をアクセスする。

同時に、制御情報転送制御回路１０９は、ライン１００
５を介してキャッシュ記憶１１０内の制御情報の第１ワ
ード目をライン１００６を介して読み出し、演算器１１
１を介してライン１００７を通じて書き込みレジスタ１
０２に設定する。書き込みレジスタ１０２の内容は、ラ
イン１００１を介して、書き込みデータとして大容量記
憶１０１に書き込まれる。第２ワード目以降、第１０ワ
ード目まで同様の処理が繰り返し行われ、キャッシュ記
憶１１０の１０ワード分の制御情報は、大容量記憶に格
納される。

ＧＳＡＲ１０６はｊ番地のアクセスが終了してから。

制御情報の第１ワード目の番地を求めるまでの間だけダ
ミーサイクルとなる。

このように本実施例によれば、チャネル装置５に、小容
量で高速アクセス可能なキャッシュ記憶１１０とアドレ
スレジスタ１０８と制御情報転送制御回路１０９とを設
けることにより、大容量記憶１旧とキャッシュ記憶１１
０との間で制御情報を転送する際にオーバヘッドとなる
ダミーサイクルがそれぞれ１サイクルしか発生せず、入
出力装置の制御を行う際のトータル処理時間を向上させ
ることができるゝ。

［発明の効果］ 本発明によれば、入出力装置の制御処理時間が短縮され
るので、チャネル装置と主記憶との間のデータ転送速度
を向上させることができ、オーバランも防止することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例であるチャネル装置の詳細を
示すブロック図、第２図は本発明のシステム概略構成図
、第３図（ａ）および（ｂ）は本実施例のチャネル装置
の動作を説明するタイミングチャ−トである。 ５・・・チャネル装置１．１００・・・チャネルチップ
、１０１・・・大容量記憶、１０８・・・アドレスレジ
スタ、１０９・・・制御情報転送制御回路、１１０・・
・キャッシュ記憶。

Claims (1)

1. 【特許請求の範囲】 １、複数の入出力装置の各々について、複数ワードの制
   御情報を記憶するための低速大容量の第１の記憶装置を
   使用するチャネル装置において、前記入出力装置のうち
   少なくとも一つの入出力装置の制御情報を保持するため
   の高速小容量の第２の記憶装置と、 前記入出力装置を指定するための情報を保持する情報保
   持手段と、 該情報保持手段の内容に基づいて、指定された入出力装
   置に対応する複数ワードの制御情報を、前記第１の記憶
   装置と第２の記憶装置との間で相互に転送する制御情報
   転送手段と を備えたことを特徴とするチャネル装置。 ２、複数の入出力装置の各々について、複数ワードの制
   御情報を記憶するための低速大容量の第１の記憶装置を
   備えたチャネル装置において、前記入出力装置のうち少
   なくとも一つの入出力装置の制御情報を保持するための
   高速小容量の第２の記憶装置を設け、各入出力装置の入
   出力動作に先立って、当該入出力装置の複数ワードの制
   御情報を前記第１の記憶装置から前記第２の記憶装置に
   転送し、該第２の記憶装置に記憶された制御情報を参照
   ・更新しながら当該入出力動作を実行させることを特徴
   とするチャネル装置の動作方式。