JPH0474215A - データバッファ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 外部記憶制御装置のデータバッファを制御するデータバ
ッファ制御方式に関し、 ヒツトする対象となる有効なデータをデータバッファに
長く保持することを目的とし、ホスト装置からデータ読
出し命令か発行されたとき、要求データかデータバッフ
ァに存在するとき該データバッファから要求データを該
ホスト装置に転送し、要求データかデータバッファに存
在しないとき要求データ及びその後続データを外部記憶
装置から読出して該データバッファに一旦に格納し該要
求データを該ホスト装置に転送する外部記憶格納装置の
データバッファ制御方式において、該データバッファを
複数の領域に分割し、該データ読出し命令が発行され要
求データかデータバッファに存在しないとき該複数の領
域のうちブタ続出しに使用されてない領域又は最先にブ
タ続出しに使用された領域を選択し、選択された領域に
該外部記憶装置から読出したデータを一旦格納して該ホ
スト装置に転送するよう構成する。

〔産業上の利用分野〕

本発明はデータバッファ制御方式に関し、外部記憶格置
制画装置のデータバッファを制御するデータバッファ制
御方式に関する。

コンピュータシステムの高性能化と大容量化に伴い、磁
気ディスク装置又は光デイスク装置等の外部記憶装置は
記憶容量の拡大と高速化が求められている。さらに複数
台のホスト装置か外部記憶装置等を共用するようなシス
テムの場合は各外部記憶制御装置かそれぞれのホスト装
置から次々に発行される入出力命令を効率よく処理する
必要かある。

〔従来の技術〕 一般的な外部記憶装置においては、磁気ディスク等のデ
ータ転送能力と、ホスト装置のデータ転送能力に差かあ
るため、この転送能力の差を吸収する目的で外部記憶装
置とホスト装置の間の外部記憶制御装置に半導体記憶素
子から構成されるデータバッファを設けて、ホスト装置
から入出力命令か発行されると、このデータバッファを
介してホスト装置とのデータ転送を行うよう制御してい
る。また、簡易的なキャッシュ機構を備えた外部記憶制
御装置では、ホスト装置から要求されて既にデータバッ
ファに格納しであるデータに対して再度読み出し命令が
発行された（ヒツトした）場合には、入出力機器をアク
セスすることなく直接データバッファからホスト装置に
データを転送するよう制御することで高速化を図ってい
る。さらに、この簡易的なキャッシュ機構に加えてデー
タの先読み機構を備えた外部記憶制御装置では、ホスト
装置から要求されたデータをデータ／＜ツファに読み出
してホスト装置に転送すると共に、その後続のデータも
予めデータバッファに読み出しておいて、ホスト装置か
ら既にデータバッファに格納しであるデータに対して再
度読み出し命令か発行された（ヒツトした）場合には、
入出力機器をアクセスすくことなく直接データバッファ
からホスト装置にデータを転送するよう制御することで
、ヒツト率を高め、外部記憶装置に対するアクセス時間
を短縮する方法か提供されている。

従来の技術記憶制御装置ではデータバッファか単一のＦ
ＩＦＯ（ファーストイン・ファーストアウト）構造とさ
れている。

〔発明が解決しようとする課題〕

従来方式では１回の入出力処理のデータ量が少なく読出
し命令が連続して発行されるような場合は各続出し命令
で先読みされたデータかデータバッファ内に長く保持さ
れている。しかし、第５図に示す如くデーダハッファｌ
Ｏ上のアドレス０〜ｉ、１〜ｊ、ｊ−に夫々の領域に先
行する読出し命令で先読みされたヒツト対象となる有効
なデータか保持されている状態で、１回の読出し命令の
データ量か多い場合、例えばアドレスに−ｘＯ〜ｊにこ
の読出し命令のデータか書込まれ、アドレス０〜ｉ、ｉ
−ｊの有効なデータを破壊してしまう。また、読出し命
令と書込み命令とか混在して発行される場合にも同様に
してアドレス０〜ｉ、ｉ−Ｌ　　ｊ−に夫々の領域の有
効なデータの一部か書込みのデータによって破壊されて
しまい、ヒツト対象となる有効なデータをデータバッフ
ァ上に長く保持できないという問題かあった。

本発明は上記の鑑みなされ−たもので、ヒツト対象とな
る有効なデータをデータバッファに長く保持するデータ
バッファ制御方式を提供することを目的とする。

〔課題を解決するだめの手段〕

本発明のデータバッファ制御方式は、 ホスト装置からデータ読出し命令か発行されたとき、要
求データかデータノくツファに存在するときデータバッ
ファから要求データをホスト装置に転送し、要求データ
かデータバッファに存在しないとき要求データ及びその
後続データを外部記憶装置から読出して該データバッフ
ァに一旦格納し要求データをホスト装置に転送する外部
記憶制御装置のデータバッファ制御装置方式において、
データバッファを複数の領域に分割し、データ読出し命
令か発行され要求データかデータバッファに存在しない
とき複数の領域のうちデータ読出しに使用されてない領
域又は最先にブタ続出しに使用された領域を選択し、選
択された領域に外部記憶装置から読出したデータを一旦
格納してホスト装置に転送する。

〔作用〕

本発明においては、データバッファを領域分割し、デー
タ読出しに使用されてない領域又は最先にデータ読出し
に使用された領域を選択してブタ続出しに使用するため
、データ／＜・ソファ上にヒツト対象となる有効なデー
タを長く保持てき、これによってヒツト率か高くなる。

〔実施例〕

第２図は本発明方式を適用した外部記憶制御装置の一実
施例のブロック図を示す。

同図中、１１はホスト装置、１２は外部記憶制御装置、
１３は外部記憶装置（例えばディスク装置）である。ホ
スト装置１１は外部記憶制御装置１２に入出力命令を発
行し、外部記憶制御装置１２はこの入出力命令に応じて
外部記憶装置１３の動作を制御する。

外部記憶制御装置１２は、装置全体の制御及びデータ入
出力の制御を行なうマイクにプロセッサ（ＭＰＵ）２０
と、ＭＰＵ２０のプログラムを格納するＲＯＭ　２１と
ＭＰＵ　２０の作業領域として使用されるＲＡＭ　２２
と、ホスト装置１１とのインターフェースをとる上位イ
ンターフェース部２３と、外部記憶装置とのインターフ
ェースをとる下位インターフェース部２４と、データバ
ッファを制御するデータバッファ制御部２５と、データ
バッファ２６とより構成されている。

データバッファ制御部２５内には第３図に示す如くデー
タバッファ２６のアドレスを格納するアドレスレジスタ
２５ａ、２５ｂ、２５ｃ、２５ｄ夫々か設けられている
。アドレスレジスタ２５ａ２５ｂ夫々にはデータバッフ
ァ２６上の領域の免除アドレス、最終アドレスか格納さ
れ、アドレスレジスタ２５ｃには、データバッファ２６
上のホスト装置１１から又はホスト装置１１への転送デ
ータの開始位置アドレスか格納され、アドレスレジスタ
２５ｄにはデータバッファ２６上の外部記憶装置１３か
ら又は外部記憶装置１３への転送ブタの開始位置アドレ
スか格納される。

データバッファ２６は第４図に示す如く複数の領域２６
１〜２６゜に分割されている。各領域２６１〜２６、夫
々の容量は外部記憶装置１３とのデータ転送単位である
ｌブロック（例えば５１２ハイド）より大とされている
。

第１図（Ａ）はホスト装置１１よりの読出し命令により
外部記憶装置１３のデータを読出してホスト装置１１に
転送する読出し処理のフローチャートを示す。

第１図（Ａ）において、まずＭＰＵ　２０はデータバッ
ファ２６のうち使用する領域を選択する（ステップ３０
）。この場合、読出しに使用されてない領域かあればそ
の領域を選択し、全ての領域か読出しに使用されていれ
ば、ＬＲＬＩ法により、最先の過去に読出しに使用され
た領域を選択する。この後、使用する領域（例えば領域
２６．）の先該アドレスａ１最終アドレズｂ夫々をアド
レスレジスタ２５ａ、２５ｂ夫々にセットしくステップ
３１）、更に、先該アドレスａをアドレスレジスタ２５
ｃ、２５ｄ夫々に開始位置アドレスとしてセットする（
ステップ３２．３３）。

この後、データバッファ制御部２５によって、外部記憶
装置１３よりの読出しデータをアトレスレジスタ２５ｄ
の指示するアドレスに連続するアドレスに格納すると共
にアドレスレジスタ２５ｄのアドレスを格納データ分だ
けインクリメントし、またアドレスレジスタ２５ｃの指
示するアドレスのデータを読出して、ホスト装置１１に
転送すると共にアドレスレジスタ２５ｃのアドレスを転
送したデータ分たけインクリメントする（ステップ３４
）。

次にアドレスレジスタ２５ｄのアドレスかアドレスレジ
スタ２５ｂに格納された領域の最終アドレスを越えてい
るかどうかが判別され（ステップ３５）、越えている場
合にはアドレスレジスタ２５ａに格納された領域の先該
アドレスかレジスタ２５ｄにセットされる（ステップ３
６）。

また、アドレスレジスタ２５ｃのアドレスがアドレスレ
ジスタ２５ｂのアドレスを越えているかどうかか判別さ
れ（ステップ３７）、越えている場合にはアドレスレジ
スタ２５ａのアドレスかレジスタ２５ｄにセットされ（
ステップ３８）、この後読出し処理の終了か判別され（
ステップ３９）、終了してなければステップ３４に戻る
。

勿論ステップ３４において、アドレスレジスタ２５Ｃの
アドレスかアドレスレジスタ２５ｄのアドレス未満とな
るような制御かデータバッファ制御部２５によってなさ
れ、読出しを要求されたデータの後続のデータを読出し
て余分に領域２６３に格納する制御かファームウェアに
よってなされている。

第１図（Ｂ）はホスト装置１１よりの書込み命令により
ホスト装置１１より転送されるデータを外部記憶装置１
３に書込む書込み処理のフロチャートを示す。

この処理はステップ３０〜３３、及びステップ３５〜３
９か読出し処理と同一であるので、同一符号を付し、そ
の説明を省略する。この場合、データバッファ２６の領
域２６．、を選択したとするとアドレスレジスタ２５ａ
、２５ｂ夫々には先該アドレスＣ１最終アドレスｄか夫
々セットされる。第１図（Ｂ）のステップ４０てはデー
タバッファ制御部２５のファームウェアによってホスト
装置１１より転送されるデータをアドレスレジスタ２５
ｃの指示するアドレスに格納すると共にアドレスレジス
タ２５ｃのアドレスを格納データ分たけインクリメント
し、また、アドレスレジスタ２５ｄの指示するアドレス
に連続するアドレスからデータを読出して外部記憶装置
１３に書込むと共にアドレスレジスタ２５ｄのアドレス
をデータバッファ２６から読出した分だけインクリメン
トする。この際にはアドレスレジスタ２５ｄのアドレス
かアドレスレジスタ２５ｃのアドレス未満となるような
制御かなされている。

このように、データバッファ２６を領域分割し、データ
読出しに使用されてなてい領域又は最先にデータ読出し
に使用された領域を選択してデータ読出しに使用するた
め、データバッファ２６上にヒツト対象となる有効なデ
ータが破壊されずに長く保持され、それだけヒツト率か
高くなり、入出力命令を効率良く、高速に実行できる。

〔発明の効果〕

上述の如く、本発明のデータバッファ制御方式によれば
ヒツト対象となる有効なデータをデータバッファに長く
保持てき、入出力命令を高効率かつ高速に実行でき、実
用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明方式の読出し処理及び書込み処理夫々の
一実施例のフローチャート、 第２図は本発明方式の外部記憶制御装置の一実施例のブ
ロック図、 第３図は本発明方式のデータバッファ制御部を説明する
ための図、 第４図は本発明方式のデータバッファを説明するための
図、 第５図は従来方式のデータバッファを説明するための図
である。 図において、 １１はホスト装置、 ｌ２は外部記憶制御装置、 Ｉ３は外部記憶装置、 ２５はデータバッファ制御部、 ２５ａ〜２５ｄはアドレスレジスタ、 ２６はデータバッファ、 ３０〜４０はステップ を示す。

Claims (1)

1. 【特許請求の範囲】 ホスト装置（１１）からデータ読出し命令か発行された
   とき、要求データがデータバッファ（２６）に存在する
   とき該データバッファ （２６）から要求データを該ホスト装置（１１）に転送
   し、要求データがデータバッファ（２６）に存在しない
   とき要求データ及びその後続データを外部記憶装置（１
   ３）から読出して該データバッファ（２６）に一旦格納
   し該要求データを該ホスト装置（１１）に転送する外部
   記憶制御装置（１２）のデータバッファ制御方式におい
   て、該データバッファ（２６）を複数の領域 （２６＿１〜２６＿ｎ）に分割し、 該データ読出し命令が発行され要求データがデータバッ
   ファ（２６）に存在しないとき該複数の領域（２６＿１
   〜２６＿ｎ）のうちデータ読出しに使用されてない領域
   又は最先にデータ読出しに使用された領域を選択し、 選択された領域に該外部記憶装置（１３）から読出した
   データを一旦格納して該ホスト装置（１１）に転送する
   ことを特徴とするデータバッファ制御方式。