JPH01159746A - ディスクキャッシュ制御方式 - Google Patents

ディスクキャッシュ制御方式

Info

Publication number
JPH01159746A
JPH01159746A JP62318237A JP31823787A JPH01159746A JP H01159746 A JPH01159746 A JP H01159746A JP 62318237 A JP62318237 A JP 62318237A JP 31823787 A JP31823787 A JP 31823787A JP H01159746 A JPH01159746 A JP H01159746A
Authority
JP
Japan
Prior art keywords
cache memory
data
disk device
cache
disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62318237A
Other languages
English (en)
Inventor
Naoki Izumida
泉田 直樹
Ichiro Ono
一郎 大野
Takashi Murotani
隆志 室谷
Makoto Ikeda
真琴 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62318237A priority Critical patent/JPH01159746A/ja
Publication of JPH01159746A publication Critical patent/JPH01159746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術(第5図) 発明が解決しようとする問題点 問題点を解決するための手段(第1図)作用 実施例 (a)  一実施例の説明(第2図、第3図、第4図)
(b)  他の実施例の説明 発明の効果 〔概 要〕 ディスク装置とキャッシュメモリとを有し、キャッシュ
メモリに存在するデータに対してはキャッシュメモリを
アクセスするようにしたディスクキャッシュ制御方式に
関し。
キャッシュメモリの使用効率を向上させ、ヒツト率を向
上させるとともに、キャッシュメモリの探索時間を短く
することを目的とし。
データを格納したディスクデバイスと、キャッシュメモ
リ部を有し、上位に接続され、且つ下位に該ディスクデ
バイスを接続したコントロ・−ラとを有し、上位からの
要求データが、該キャッシュメモリ部にある時は、該キ
ャッシュメモリ部をアクセスするディスクキャッシュ制
御方式において。
該コントローラに、該要求データのサイズを判定し、ア
クセスを制御する制御部を設け、該要求データのサイズ
が犬の場合は、該ディスクデバイスをアクセスするよう
にした。
〔産業上の利用分野〕
本発明は、ディスク装置とキャッシュメモリとを有し、
キャッシュメモリに存在するデータに対してはキャッシ
ュメモリをアクセスするようにしたディスクキャッシュ
制御方式に関する。
近年のCPUの性能の向上に伴い、ディスク装置に対す
るアクセスタイムがシステム性能に対するボトルネック
となってきている。
この対策として、キャッシュメモリを付加したディスク
・キャッシェ制御を採用することが一般的である。
ディスクキャッシュの動作原理は、ホストからの磁気デ
ィスク装置上のデータへのアクセスの偏シを利用して、
参照頻度の高いデータを磁気ディスク制御装置内に付加
されたキャッシュメモリに複写することにある。この複
写したデータへの再アクセスの際には、磁気ディスク上
のデータをアクセスする代わりに、キャッシュメモリか
らの直接転送によって高速アクセスを実現する。
キャッシュメモリ上のデータはL RU (Least
Recently TJsed )アルゴリズムにもと
づき入れ替えられる。したがって、その時点でアクセス
頻度の心、いデータがキャッシュメモリ上に保持される
0このデータへのホストからのアクセス要求に対しては
キャッシュメモリから転送でき、磁気ディスクのアクセ
スに伴うメカニカルな動作を不要とする。これによって
、I10応答時間が短縮できるので、アクセス頻度が増
加しても、Iloの応答時間はさほど増加しない。
このようなディスクキャッシュの性能は、全アクセス中
のリード率及びヒツト率(キャッシュメモリにデータが
存在する確率)によって大きく左右され、第5図(5)
の如くヒツト率が高い程性能はよく、逆にヒツト率がa
%以下であると、ディスクへ直接アクセスする形式のも
のよシ性能が低下する。
このため、ディスクキャッシュの性能を向上しうる技術
が求められている。
〔従来の技術〕
第5図は従来技術の説明図である。
従来のディスクキャッシュ制御方式を第5図(B)(Q
に示す。
図中、1はディスクデバイス、2はコントローラ、2a
はキャッシュメモリ部、3はCPU、4はメインメモリ
(主記憶)である。
データのリード時は、第5図(B)に示すように。
上位であるCPU3の要求するリードデータについてキ
ャッシュメモリ部2aを探索し、ヒツト(データ存在)
、ミスヒツト(データネ存在)の判定を行い、ミスヒツ
トならディスクデバイス1から、ヒツトならキャッシュ
メモリ部2aからデータを転送する。
又、ミスヒツトなら、キャッシュメモリ部2aに新たに
領域を割シ付け、要求されたデータをディスクデバイス
1からキャッシュメモリ部2aに転送格納しておく。
一方、データのライト時は、第5図(Qに示すように要
求されたライトデータの全てについてキャッシュメモリ
部2aを探索し、ヒツト、ミスヒツトの判定を行い、ヒ
ツトならキャッシュメモリ部2aのデータを更新し、ミ
スヒツトならディスクデバイス1のデータを更新する。
このミスヒツトの場合に、キャッシュメモリ部2aにミ
スヒツトライトデータの格納域を新たに割り付は格納す
る方法もある。
〔発明が解決しようとする問題点〕
ところで、このようなディスクΦヤッシュ制御では、ラ
イト時はヒツト・ミスヒツトの判定時間分若干応答時間
がかか)、リードではミスヒツト時に判定時間分がオー
バーヘッドとなシ、前述の第5回置の如く、ヒツト率に
よって相対性能が変化する。
一般に、リード/ライトのアクセスサイズについては、
1〜数ブロツクを単位とする小さなサイズでのアクセス
が多いが1時には、50ブロック以上の大きなサイズで
のアクセスが主にリードについて発生する。このような
大きなサイズのデータは、多くの場合オーバレイプログ
ラム・CGパターンなどでアシ、−度リードされると以
降一定回数のアクセス中では再度リードされる可能性は
少ない。
このような再使用する確率の少ないデータをキャッシュ
メモリ部2aに取シ込むと、キャッシュメモリ部2aの
使用効率が低下してしまうばかシか、キャッシュメモリ
部2aから以前格納されたデータを追出すことになシ、
ヒツト率低下の原因となるという問題があった。
又、大きなサイズのデータのヒツト・ミスヒツトの判定
には、多くの時間がかかシ且つ制御も複雑化するという
問題があった。例えば、第5図0に示すように、キャッ
シュの管理単位であるページに対し2図の斜線の如く、
データが格納されてお92図のWの範囲を指定してコマ
ンドが発行された場合には、リード時はe  atbt
eのデータはキャッシュメモリ2aからメインメモリ4
へ。
図のc、dのデータは、キャッシュメモリ2aに領域を
獲得し、ディスクデバイス1からキャッシュメモリ2a
とメインメモリ4へ転送する。
同様にライト時は、a、b、eのデータは、キャッシュ
メモリ部2aとディスクデバイス1へ。
c、dのデータはディスクデバイス1へのみ転送する。
この各ページがキャッシュメモリ部2aの連続域に格納
されているとは限らないから、各ページ間でデータ転送
処理の切換えが必要となる他に。
c、dのデータについては直接ディスクデバイス1とデ
ータの送受信を行うため、キャッシュ制御による効果は
生ぜず、ヒツト、はスヒットの判定時間+切換え時間が
、そのままオーバーヘッドとなる。
更に、データ単位が大きくなシ、データを格納している
ページ数が増えるに従って、制御が複雑化し2判定のた
めによシ大きな時間がかかることになる。
本発明は、キャッシュメモリの使用効率を向上させ、ヒ
ツト率を向上させるとともに、キャッシュメモリの探索
時間を短くすることのできるディスクキャッシェ制御方
式を提供することを目的とする。
〔問題点を解決するための手段〕
第1図は本発明の原理説明図である。
図中、第5図で示したものと同一のものは同一の記号で
示してl)、2bは制御部でアシ、上位からの要求デー
タのサイズを判定し、アクセスを制御するものでアシ、
要求データのサイズが大の場合は、ディスクデバイス1
をアクセスし、小の時はキャッシュメモリ部2aを探索
するものである0 〔作 用〕 本発明では、大きなデータサイズでのアクセス(リード
/ライト又はリード、ライトのみ)については、キャッ
シュメそり部2aにデータが存在しているか否かを無視
し、直接ディスクデバイス1をアクセスする。
これによって、キャッシュメモリ部2aを探索しないの
で高速アクセスでき且つ探索制御も簡単化し、小サイズ
のデータの探索時間が短縮できる。
又、キャッシュメモリ部2aに大きなサイズのデータが
格納されないので、使用効率が向上し。
ヒツト率を上げることができる0 〔実施例〕 (a)  一実施例の説明 第2図は本発明の一実施例構成図である。
図中、第1図及び第5図で示したものと同一のものは同
一の記号で示してあシ、20はキャッシュメモリであり
、RAM(ランダムアクセスメモリ)で構成され、4メ
ガバイト程度の容量を有するもの、21はキャッシュコ
ントローラであり。
キャッシュメモリ20のページ管理、探索処理等を行う
ものであシ、キャッシェメモリ20とともにキャッシュ
メモリ部2bを構成する。
22はシステムバスコントローラでアシ、システムバス
BUSに接続され、上位(CPU)3やメインメモリ4
とコマンド、データのやりとシを行うもの、23は入出
力コントローラ(IOC)であり、ディスクデバイス1
と接続され、ディスクデバイス1との入出力制御をする
もの、24aidI10バxで、j>、り、l0C23
,システムバスコントローラ22及びキャッシュメモリ
20を接続し、データのやりとシを行うもの、24bは
ローカルバスであシ、制御部(MPU)2b、 システ
ムバスコントローラ22.l0C23及びキャッシュコ
ントローラ21を接続し、コマンド、データのやりとり
を行うものである。
制御部2bは、マイクロプロセッサ(MPU)で構成さ
れ、上位からのコマンド解析処理、データサイズ判定処
理、コマンド実行処理等をプログラムの実行によって行
うものである。
又、ディスクデバイス1は単数又は複数の磁気ディスク
装置で構成されている。
第3図は本発明の一実施例処理フ四−図である。
■ CPUIは、  システムバスBUSを介しコマン
ドを発行する。
バスBUS上のコマンドはシステムバスコントローラ2
2によシ受付けられ、ローカルバス24bを介しMPU
2bに与えられる。
MPU2bは、与えられたコマンドを解析し。
キャッシュ制御が必要なコマンド(Read/Writ
e系)とそれ以外のコマンドとに分類する。
MP U 2 bは、それ以外のコマンド(例えば。
センスコマンド等)なら、そのコマンドの起動実行を行
なう。
■ 一方、キャッシュ制御か必要なリード/ライト系コ
マンドと判定すると、MPU2bはコマンドに付随する
データ指定サイズをチエツクする。
MPU2bはデータ指定サイズが一定値(例えば4ブロ
ツク)以下なら、データサイズ小として。
キャッシュメモリ20の探索を行う。
このため、MPU2bは、ローカルバス24bを介しキ
ャッシュコント四−ラ21に要求データブロックのヒツ
ト・ミスヒツトの判定を命じる。
キャッシュコントローラ21は、要求データブロックが
キャッシュメモリ20にあるか否かのヒツト・ミスヒツ
トの判定を行い1判定結果をローカルバス24bを介し
MPU2bに通知する。
■ MPU2bは、ヒツトであれば、システムバスコン
トローラ22とキャッシュコントローラ21に転送起動
をかけ、工10バス24aを介するコントローラ22と
キャッシュメモリ20の転送ルートを指示する。
従りて、リードであれば、キャッシュメモリ20から要
求データがシステムバスコントローラ22へ転送され、
更にシステムバスBUSを介しメインメモリ4へ転送さ
れる。
一方、ライトであれば、メインメモリ4からシステムバ
スBUSを介し与えられたライトデータがシステムバス
コントローラ22からキャッシュメモリ20へ転送され
、書込まれる。
■ 一方、MPU2bはミスヒツトであれば、コマンド
がリード系かライト系かを調べる。
リード系なら、キャッシュメモリ20の領域獲得をキャ
ッシュコントローラ21に指示し、更にl0C23にデ
ィスクデバイス1のリード起動を命じる。
ソシて、システムパスコンドロー922.drヤッシェ
コントローラ21を転送起動する。
従って、ディスクデバイス1はリード起動され。
リードデータは、l0C23よシI10バス24aを介
しキャッシュメモリ20に与えられ格納されるとともに
、  システムバスコントローラ22へ転送され、更に
システムバスBUSよシメインメモリ4へ転送される。
■ ステップ■で、MPU2bはデータサイズが所定値
以上であると判定すると、キャッシュメモリ20を使用
しない制御をする。
又、ステップ■で、ライト系コマンドでミスヒツトと判
定すると同様の制御をする。
MPUzbは先づ、ローカルバス24bを介しl0C2
3をリード又はライト;マント起動する。
これによって、ディスクデバイス1がリード又はライト
起動される。
■ ディスクデバイス1の準備が完了するまでの間、M
PU2bはコマンドがリード系であったかライト系であ
ったかを調べ、ライト系ならキャッシュコントローラ2
1にキャッシュメモリ200当該要求データの探索を命
じる。
キャッシュコントローラ21は、ヒツトしたと判定する
と、ヒツトしたエリアについてキャッシュメモリ20か
らパージする。ミスヒツト又はリード系コマンドならパ
ージは行なわない。
そして、MPU2bはローカルパス24bよシシステム
バスコントローラ22を起動し、I10パス24aを介
する転送を指示する。
これによってライトなら、システムバスコントローラ2
2からI10バス22よりl0C23にライトデータが
転送され、ディスクデバイス1に書込まれる。
一方、リードなら、ディスクデバイス1からのリードデ
ータがl0C23よシI10パス22よシシステムバス
コントローラ22へ転送され、システムバスBU8よシ
メインメモリ4へ転送される0 第4図は本発明の一実施例動作説明図であり。
第4図囚、(B)はリード時、第4図(C) 、 (D
iはライト時の動作である。
要求データサイズが小のリード動作は、第4図(5)に
示すように、キャッシュメモリ2aの探索を行い、ヒツ
トならキャッシュメモリ2aよりリードデータをメイン
メモリ4へ転送し、ミスヒツトならディスクデバイス1
をアクセスし、ディスクデバイス1のリードデータをメ
インメモリ4及びキャッシュメモリ2aへ転送する。
これによって、キャッシュメモリを用いて高速アクセス
できる。
次に、要求データサイズが大のリード動作は。
第5図0に示すように、キャッシュメモリ2aの探索、
新規のキャッシュメモリ2aの領域側シ付けを行わずに
、ディスクデバイス1に対してコマンドを発行し、直接
ディスクデバイス1からリードし、メインメモリ4へ転
送する。
このことにより、全てのデータがヒツトした場合を除い
て、探索を行った場合よシ、よシ高速処理できる。
更に、探索制御が単純化でき、第4回置の処理をより高
速となる0 又、要求データサイズが小のライト動作は、第5図(q
に示すように、キャッシュメそす2aを探索し、ヒツト
ならキャッシュメモリ2aにメインメモリ4からライト
データを転送し、ミスヒツトならディスクデバイス1ヘ
メインメモリ4からライトデータを転送し、書込む。
一方、要求データサイズが大のライトについては、第5
図0に示すように、ディスクデバイス1に対し指定され
た全データのライトのコマンド起動後、キャッシュメモ
リ2aの探索を行い、ヒツトしたエリアについてキャッ
シュメモリ2aからパージを行い、ライトデータはメイ
ンメそり4からディスクデバイス1へ転送し、書込む。
ディスクデバイス1に対してコマンド起動後に探索を行
うので、キャッシュ制御が介在することによるオーバー
ヘッドは最小限に抑えることができる。
(b)  他の実施例の説明 上述の実施例において、要求データサイズが小でライト
の場合に、ヒツトである時は、キャッシュメモIJ 2
 aに書込むようにしているが、キャッシュメモリ2a
とディスクデバイス1の両方に書込むようにしてもよい
又、゛要求データサイズを大と小に分類したが。
中を設け、中の場合でリード時には、第4図(5)のミ
スヒツトと同様にリードデータをメインメモリ4とキャ
ッシュメモリ2aに転送するようにしてもよい。
更に、ディスクデバイスは磁気ディスクデバイスに限ら
ず光デイスクデバイス等の周知のファイルデバイスを用
いてもよく、ライトは従来通シ行い、リードのみ要求デ
ータサイズに応じたアクセス制御を行うようにしてもよ
い。
以上本発明を実施例により説明したが1本発明は本発明
の主旨に従い種々の変形が可能であり。
本発明からこれらを排除するものではない。
〔発明の効果〕
以上説明した様に2本発明によれば、データサイズの大
のとき、キャッシュメモリを用いずにディスクデバイス
をアクセスするので、第1にキャッシュメモリの有効な
活用が可能となシ、その結果としてヒツト率の向上が実
現できるという効果を奏し、第2に、キャッシュメモリ
の探索によるオーバーヘッドを最小限に抑えることがで
きるという効果を奏し、第3にキャッシュメモリの制御
が単純化できるため、よシ高速な探索ができるという効
果を奏する。
【図面の簡単な説明】
第1図は本発明の原理説明図。 第2図は本発明の一実施例構成図。 第3図は本発明の一実施例処理フロー図。 第4図は本発明の一実施例動作説明図。 第5図は従来技術の説明図である。 [&、I中、1・・・ディスクデバイス。 2・・・コントローラ。 2a・・・キャッシュメモリ部。 2b・・・制御部。 3・・・CPU(上位)。 4・・・メインメモリ。

Claims (1)

  1. 【特許請求の範囲】 データを格納したディスクデバイス(1)と、キャッシ
    ュメモリ部(2a)を有し、上位に接続され、且つ下位
    に該ディスクデバイス(1)を接続したコントローラ(
    2)とを有し、上位からの要求データが、該キャッシュ
    メモリ部(2a)にある時は、該キャッシュメモリ部(
    2a)をアクセスするディスクキャッシュ制御方式にお
    いて、 該コントローラ(2)に、該要求データのサイズを判定
    し、アクセスを制御する制御部(2b)を設け、該要求
    データのサイズが大の場合は、該ディスクデバイス(1
    )をアクセスするようにしたことを特徴とするディスク
    キャッシュ制御方式。
JP62318237A 1987-12-16 1987-12-16 ディスクキャッシュ制御方式 Pending JPH01159746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62318237A JPH01159746A (ja) 1987-12-16 1987-12-16 ディスクキャッシュ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62318237A JPH01159746A (ja) 1987-12-16 1987-12-16 ディスクキャッシュ制御方式

Publications (1)

Publication Number Publication Date
JPH01159746A true JPH01159746A (ja) 1989-06-22

Family

ID=18096959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62318237A Pending JPH01159746A (ja) 1987-12-16 1987-12-16 ディスクキャッシュ制御方式

Country Status (1)

Country Link
JP (1) JPH01159746A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474215A (ja) * 1990-07-17 1992-03-09 Fujitsu Ltd データバッファ制御方式
JPH04130523A (ja) * 1990-09-20 1992-05-01 Fujitsu Ltd 外部記憶制御装置の動作モード切換方式
US7062664B2 (en) 1997-07-25 2006-06-13 Canon Kabushiki Kaisha Bus management based on bus status
KR100867459B1 (ko) 2007-07-13 2008-11-10 이명섭 염모제 혼합용 브러쉬
WO2012002428A1 (ja) * 2010-07-01 2012-01-05 日本電気株式会社 記憶装置、解放優先順位決定方法およびプログラム
JP2017060673A (ja) * 2015-09-25 2017-03-30 富士通デバイス株式会社 遊技機用記憶装置
JP2017060674A (ja) * 2015-09-25 2017-03-30 富士通デバイス株式会社 遊技機用記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474215A (ja) * 1990-07-17 1992-03-09 Fujitsu Ltd データバッファ制御方式
JPH04130523A (ja) * 1990-09-20 1992-05-01 Fujitsu Ltd 外部記憶制御装置の動作モード切換方式
US7062664B2 (en) 1997-07-25 2006-06-13 Canon Kabushiki Kaisha Bus management based on bus status
KR100867459B1 (ko) 2007-07-13 2008-11-10 이명섭 염모제 혼합용 브러쉬
WO2012002428A1 (ja) * 2010-07-01 2012-01-05 日本電気株式会社 記憶装置、解放優先順位決定方法およびプログラム
JP2017060673A (ja) * 2015-09-25 2017-03-30 富士通デバイス株式会社 遊技機用記憶装置
JP2017060674A (ja) * 2015-09-25 2017-03-30 富士通デバイス株式会社 遊技機用記憶装置

Similar Documents

Publication Publication Date Title
KR100373313B1 (ko) 캐시 메모리를 관리하는 방법 및 시스템
JP2003216491A (ja) 階層キャッシュ制御方法
JPH0458051B2 (ja)
JP2000305842A (ja) ダイレクト・メモリ・アクセスおよびキャッシュ性能を改善する方法および装置
JPH01159746A (ja) ディスクキャッシュ制御方式
JP4792065B2 (ja) データ記憶方法
JP2000047942A (ja) キャッシュメモリ制御装置及びその制御方法
US6862659B1 (en) Utilizing disk cache as part of distributed cache
JP3564343B2 (ja) キャッシュバイパス時のデータ転送装置と方法
JP2782842B2 (ja) ディスクキャッシュ装置
KR920005296B1 (ko) 정보처리장치
JPH05342101A (ja) 階層キャッシュ・メモリ
US20240061786A1 (en) Systems, methods, and apparatus for accessing data in versions of memory pages
JP2000347941A (ja) キャッシュメモリ装置
JPH04220739A (ja) ディスク制御装置のライトヒット制御方法
JPH01281545A (ja) キャッシュメモリ制御方式
JP3507314B2 (ja) メモリコントローラおよびコンピュータシステム
JPH06175923A (ja) ディスクキャッシュ装置の制御方法
JPH07152650A (ja) キャッシュ制御装置
JPH0816467A (ja) ライトバック・キャッシュ・メモリを有する演算処理装 置
JPH04175946A (ja) マルチプロセッサ・データ処理システムおよびそれに用いられるキャッシュ装置
JPH0363741A (ja) ディスク・キャッシュ装置
JPH01194042A (ja) ディスクキャッシュ制御方式
JPH10320278A (ja) メモリコントローラ及びコンピュータシステム
JPH045740A (ja) ディスク・キャッシュ制御方式