JPS6232494B2 - - Google Patents
Info
- Publication number
- JPS6232494B2 JPS6232494B2 JP15101581A JP15101581A JPS6232494B2 JP S6232494 B2 JPS6232494 B2 JP S6232494B2 JP 15101581 A JP15101581 A JP 15101581A JP 15101581 A JP15101581 A JP 15101581A JP S6232494 B2 JPS6232494 B2 JP S6232494B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- floppy disk
- status
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 54
- 230000015654 memory Effects 0.000 claims description 44
- 238000003672 processing method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明はフロツピイデイスク装置に係り、特に
バツフアメモリを使用してフロツピイデイスク装
置にデータを入出力する制御を高速に行なう制御
処理方式に関する。
バツフアメモリを使用してフロツピイデイスク装
置にデータを入出力する制御を高速に行なう制御
処理方式に関する。
従来フロツピイデイスク装置は第１図イに示す
ようにフロツピイデイスク制御部１にはバツフア
メモリ２がつながり、該バツフアメモリ２にはイ
ンタフエース制御部３が連がつている。バツフア
メモリ２をフロツピイデイスクFD装置（以下フ
ロツピイデイスクFD）の１セクタ分だけ使用し
て読み書きする制御方式が使用されている。この
方式はバツフアメモリ２が１セクタ分しかないた
めに、フロツピイデイスクFDとバツフアメモリ
２がデータの読み書き処理を行つている時は装置
外部（CPU）との読み書きが出来ないため読み
書き制御が遅くなる。そこで第１図ロに示すよう
な個定長（128バイト）のバツフアメモリを２個
持つたオルタネート方式でデータ処理がされてい
る。この方式ではバツフアメモリ２が２個あるの
で、フロツピイデイスクFDとバツフアメモリ２
の一方がデータの読み書き処理中でも装置外部
（CPU）との読み書きができる利点がある。
ようにフロツピイデイスク制御部１にはバツフア
メモリ２がつながり、該バツフアメモリ２にはイ
ンタフエース制御部３が連がつている。バツフア
メモリ２をフロツピイデイスクFD装置（以下フ
ロツピイデイスクFD）の１セクタ分だけ使用し
て読み書きする制御方式が使用されている。この
方式はバツフアメモリ２が１セクタ分しかないた
めに、フロツピイデイスクFDとバツフアメモリ
２がデータの読み書き処理を行つている時は装置
外部（CPU）との読み書きが出来ないため読み
書き制御が遅くなる。そこで第１図ロに示すよう
な個定長（128バイト）のバツフアメモリを２個
持つたオルタネート方式でデータ処理がされてい
る。この方式ではバツフアメモリ２が２個あるの
で、フロツピイデイスクFDとバツフアメモリ２
の一方がデータの読み書き処理中でも装置外部
（CPU）との読み書きができる利点がある。
一方フロツピイデイスクFDとバツフアメモリ
２とのデータの読み書き処理時間とバツフアメモ
リ２と外部装置（CPU）との読み書き処理時間
を考えてみると、フロツピイデイスクFDのセク
タの切れ目はあるが、フロツピイデイスクFDは
定速回転しており、各セクタを読みとる時間Ｔは
一定である。又バツフアメモリ２よりデータを
CPU側に転送する時間T′はCPUの負荷により変
化するものである。
２とのデータの読み書き処理時間とバツフアメモ
リ２と外部装置（CPU）との読み書き処理時間
を考えてみると、フロツピイデイスクFDのセク
タの切れ目はあるが、フロツピイデイスクFDは
定速回転しており、各セクタを読みとる時間Ｔは
一定である。又バツフアメモリ２よりデータを
CPU側に転送する時間T′はCPUの負荷により変
化するものである。
データの処理時がT′＜Ｔの関係にあれば例え
ばセクタを読み終り次のセクタを読み込うとする
とき、常にバツフアメモリ２の他方が空になつて
いるので問題はないが、逆にT′＞Ｔの関係で
は、セクタを読み終り、次にセクタを読まうとす
るときに、バツフアメモリ２の他方に前のデータ
が残つているために、該バツフアメモリ２が空に
なるのを待たねばならず（１回転して再び戻るの
を待つ）、従つて、この回転待ちは完全に遊び時
間となり、データ処理時間が遅くなる。この回転
待ちがセクタ毎に発生した場合にはデータ処理時
間の大きな遅れとなる欠点がある。
ばセクタを読み終り次のセクタを読み込うとする
とき、常にバツフアメモリ２の他方が空になつて
いるので問題はないが、逆にT′＞Ｔの関係で
は、セクタを読み終り、次にセクタを読まうとす
るときに、バツフアメモリ２の他方に前のデータ
が残つているために、該バツフアメモリ２が空に
なるのを待たねばならず（１回転して再び戻るの
を待つ）、従つて、この回転待ちは完全に遊び時
間となり、データ処理時間が遅くなる。この回転
待ちがセクタ毎に発生した場合にはデータ処理時
間の大きな遅れとなる欠点がある。
本発明の目的はバツフアメモリの状態情報を記
憶する手段を設け、該記憶手段によりバツフアメ
モリの使用状態をつかみ、フロツピイデイスク装
置とバツフアメモリの間及びバツフアメモリと装
置外部の間の読み書き処理を同時に行い、比較的
高速な制御処理方式を提供するにある。
憶する手段を設け、該記憶手段によりバツフアメ
モリの使用状態をつかみ、フロツピイデイスク装
置とバツフアメモリの間及びバツフアメモリと装
置外部の間の読み書き処理を同時に行い、比較的
高速な制御処理方式を提供するにある。
本発明の特徴はバツフアメモリの使用状態を記
憶するステイタスレジスタを必要個数だけ設ける
か、又はバツフアメモリをフロツピイデイスクの
媒体の種類によりその都度分割して該ステイタス
レジスタを構成し、さらにその分割状態を記憶す
るポインタレジスタを併設して、該ステイタスレ
ジスタ単位にデータ処理を行うことにより上記目
的を達している。
憶するステイタスレジスタを必要個数だけ設ける
か、又はバツフアメモリをフロツピイデイスクの
媒体の種類によりその都度分割して該ステイタス
レジスタを構成し、さらにその分割状態を記憶す
るポインタレジスタを併設して、該ステイタスレ
ジスタ単位にデータ処理を行うことにより上記目
的を達している。
以下、実施例により本発明を説明する。
第２図イは本発明のフロツピイデイスク装置の
制御処理方式の１実施例を説明するためのハード
構成図を示す。
制御処理方式の１実施例を説明するためのハード
構成図を示す。
図において、フロツピイデイスク制御部７には
バツフアメモリ（8Kバイト）８がつながり、バ
ツフアメモリ８にはインタフエース制御部９がつ
ながり、さらにバツフアメモリ８の状態情報を記
憶する手段として、フロツピイデイスクの１セク
タにつき１つのステイタスレジスタを持つたステ
イタスレジスタ１０を設けている。なおステイタ
スレジスタ１０のテーブルは第２図ロのように８
ビツトで構成される。
バツフアメモリ（8Kバイト）８がつながり、バ
ツフアメモリ８にはインタフエース制御部９がつ
ながり、さらにバツフアメモリ８の状態情報を記
憶する手段として、フロツピイデイスクの１セク
タにつき１つのステイタスレジスタを持つたステ
イタスレジスタ１０を設けている。なおステイタ
スレジスタ１０のテーブルは第２図ロのように８
ビツトで構成される。
フロツピイデイスクFDから読みとられたデー
タはバツフアメモリ８に書き込まれる。フロツピ
イデイスクFDの１セクタ分のデータがバツフア
メモリ８に書き込み終つた時、フロツピイデイス
ク制御部７は読み取つたセクタに対応するステイ
タスレジスタ１０に終了ビツト（第２図ロに示す
ようにステイタステーブルのバツフアフルにビツ
トを立て）及び終了状態（第２図ロのステイタス
テーブルのCRC、その他の結果のビツトを立
て）をセツトし、次のセクタの読み取りを始め
る。同時にインタフエース制御部９はステイタス
レジスタ１０を見て、バツフアメモリに８に書き
込みの終了したデータをフロツピイデイスク装置
の外部へ転送し、転送終了後ステイタスレジスタ
１０の終了ビツトをリセツトする。
タはバツフアメモリ８に書き込まれる。フロツピ
イデイスクFDの１セクタ分のデータがバツフア
メモリ８に書き込み終つた時、フロツピイデイス
ク制御部７は読み取つたセクタに対応するステイ
タスレジスタ１０に終了ビツト（第２図ロに示す
ようにステイタステーブルのバツフアフルにビツ
トを立て）及び終了状態（第２図ロのステイタス
テーブルのCRC、その他の結果のビツトを立
て）をセツトし、次のセクタの読み取りを始め
る。同時にインタフエース制御部９はステイタス
レジスタ１０を見て、バツフアメモリに８に書き
込みの終了したデータをフロツピイデイスク装置
の外部へ転送し、転送終了後ステイタスレジスタ
１０の終了ビツトをリセツトする。
フロツピイデイスク装置の外部よりフロツピイ
デイスクにデータを書き込む場合は、上記とは逆
にインターフエース制御部９が１セクタ分のデー
タをバツフアメモリ８に書き込み後、ステイタス
レジスタ１０に終了ビツト及び終了状態をセツト
し、次のセクタの書き込みを始める。この時フロ
ツピイデイスク制御部７はステイタスレジスタ１
０の終了ビツトを見て、バツフアメモリ８に書き
込みの終了したデータをフロツピイデイスクに書
き込む。
デイスクにデータを書き込む場合は、上記とは逆
にインターフエース制御部９が１セクタ分のデー
タをバツフアメモリ８に書き込み後、ステイタス
レジスタ１０に終了ビツト及び終了状態をセツト
し、次のセクタの書き込みを始める。この時フロ
ツピイデイスク制御部７はステイタスレジスタ１
０の終了ビツトを見て、バツフアメモリ８に書き
込みの終了したデータをフロツピイデイスクに書
き込む。
以上のようにフロツピイデイスク装置と外部装
置とのデータ転送が平行して別々に行えるため、
フロツピイデイスクの読み出し速度と書き込み速
度とに無関係に、フロツピイデイスク装置と外部
装置のデータ転送速度が設定できる。従つて、従
来のようなフロツピイデイスタとバツフアメモリ
がデータの読み書き処理を行つている時は装置外
部との読み書きが出来ないため、読み書きする制
御が遅くなる欠点は防げる。
置とのデータ転送が平行して別々に行えるため、
フロツピイデイスクの読み出し速度と書き込み速
度とに無関係に、フロツピイデイスク装置と外部
装置のデータ転送速度が設定できる。従つて、従
来のようなフロツピイデイスタとバツフアメモリ
がデータの読み書き処理を行つている時は装置外
部との読み書きが出来ないため、読み書きする制
御が遅くなる欠点は防げる。
第３図イは本発明の別の実施例のハード構成を
示す図である。
示す図である。
図において、１１はチヤネル装置、１２はチヤ
ネルアダプタ、１３はバツフアメモリ、１４は
FDアダプタ、１６，１７は転送用バツフアを示
し、直接バツフアメモリ１３にデータをチヤネル
装置１１、フロツピイデイスク装置よりほうり込
んでいる。本実施例はバツフアメモリ１３に１ト
ラツク分を持ち、フロツピイデイスクの媒体の種
類により分割し、分割されたブロツク単位で、前
記実施例と同じようにデータ処理を行い、処理の
高速化をはかつている。
ネルアダプタ、１３はバツフアメモリ、１４は
FDアダプタ、１６，１７は転送用バツフアを示
し、直接バツフアメモリ１３にデータをチヤネル
装置１１、フロツピイデイスク装置よりほうり込
んでいる。本実施例はバツフアメモリ１３に１ト
ラツク分を持ち、フロツピイデイスクの媒体の種
類により分割し、分割されたブロツク単位で、前
記実施例と同じようにデータ処理を行い、処理の
高速化をはかつている。
フロツピイデイスクの媒体の種類は現在９種類
あり、その媒体のデータ長は128、256、512、
1024バイトの４種類である。従つてデータを処理
する単位はこの４種となるため、バツフアメモリ
１３をこの処理単位に分割する。しかし、実際に
は128バイトごと、256バイトごと、512バイトご
と、1024バイトごとの４種類に、物理的に分割で
きないので、バツフアメモリ１３のエリアのほか
に、分割する状態を記憶するポインタレジスタ１
８とその使用状態を記憶するステイタスレジスタ
１９を必要数設けている。このポインタレジスタ
１８、ステイタスレジスタ１９は第３図ロに示す
ような横方向に３バイト、縦方向に最高26個（セ
クタ数の最大）のテーブルを持ち、該３バイトの
頭１バイトにセクタのステイタスを、次の２バイ
トにセクタのアドレスを入れている。
あり、その媒体のデータ長は128、256、512、
1024バイトの４種類である。従つてデータを処理
する単位はこの４種となるため、バツフアメモリ
１３をこの処理単位に分割する。しかし、実際に
は128バイトごと、256バイトごと、512バイトご
と、1024バイトごとの４種類に、物理的に分割で
きないので、バツフアメモリ１３のエリアのほか
に、分割する状態を記憶するポインタレジスタ１
８とその使用状態を記憶するステイタスレジスタ
１９を必要数設けている。このポインタレジスタ
１８、ステイタスレジスタ１９は第３図ロに示す
ような横方向に３バイト、縦方向に最高26個（セ
クタ数の最大）のテーブルを持ち、該３バイトの
頭１バイトにセクタのステイタスを、次の２バイ
トにセクタのアドレスを入れている。
上記テーブルはシークコマンドを受取つたと
き、媒体の種類によりバツフアメモリ１３をその
都度分割し、その分割されたバツフアアドレスを
ポインタレジスタ１８にストアし、各ブロツク単
位に処理するために128、256、512、1024バイト
の４種にイニシヤライズされる。動作開始時に、
先づ第１バツフアアドレスがFDアダプタ１４、
又はチヤネルアダプタ１２のDMAアドレスレジ
スタ２０，２１に転送され、そのバツフアアドレ
スに対してアクセスが行われる。
き、媒体の種類によりバツフアメモリ１３をその
都度分割し、その分割されたバツフアアドレスを
ポインタレジスタ１８にストアし、各ブロツク単
位に処理するために128、256、512、1024バイト
の４種にイニシヤライズされる。動作開始時に、
先づ第１バツフアアドレスがFDアダプタ１４、
又はチヤネルアダプタ１２のDMAアドレスレジ
スタ２０，２１に転送され、そのバツフアアドレ
スに対してアクセスが行われる。
第１バツフアアドレスのデータ処理が完了する
とステイタスレジスタ１９のステイタスバイトを
セツトし、第１バツフアのデータ処理が完了した
ことを通知すると同時に、第２バツフアアドレス
２をDMAアドレスレジスタに転送して第２バツ
フアアドレスのデータ処理を開始する。又、ステ
イタスレジスタ１９のステイタスバイトのセツト
が行われることにより処理が完了したレジスタ内
のデータはチヤネル装置又はFD装置に対してデ
ータが転送される。
とステイタスレジスタ１９のステイタスバイトを
セツトし、第１バツフアのデータ処理が完了した
ことを通知すると同時に、第２バツフアアドレス
２をDMAアドレスレジスタに転送して第２バツ
フアアドレスのデータ処理を開始する。又、ステ
イタスレジスタ１９のステイタスバイトのセツト
が行われることにより処理が完了したレジスタ内
のデータはチヤネル装置又はFD装置に対してデ
ータが転送される。
上記のようにバツフアメモリ１３に１トラツク
分（8Kバイト）を持ち、媒体の種類によりその
都度分割を行い、この分割されたブロツク単位位
置でデータ処理を行うことにより、前記実施例と
同様にフロツピイデイスク装置と外部装置とのデ
ータ転送が平行して別々に行え、高速処理が可能
である。
分（8Kバイト）を持ち、媒体の種類によりその
都度分割を行い、この分割されたブロツク単位位
置でデータ処理を行うことにより、前記実施例と
同様にフロツピイデイスク装置と外部装置とのデ
ータ転送が平行して別々に行え、高速処理が可能
である。
以上実施例により本発明を説明したが本発明に
よればバツフアメモリの使用状態を記憶するステ
イタスレジスタを必要個数だけ設け、該ステイタ
スレジスタ単位にデータ処理を行うことによりフ
ロツピイデイスク装置と外部装置とのデータ転送
が平行して別々に行えるため、フロツピイデイス
ク装置の読み出し速度と書込み速度とに無関係に
フロツピイデイスク装置と外部装置のデータ転送
速度を設定できる効果は大きい。
よればバツフアメモリの使用状態を記憶するステ
イタスレジスタを必要個数だけ設け、該ステイタ
スレジスタ単位にデータ処理を行うことによりフ
ロツピイデイスク装置と外部装置とのデータ転送
が平行して別々に行えるため、フロツピイデイス
ク装置の読み出し速度と書込み速度とに無関係に
フロツピイデイスク装置と外部装置のデータ転送
速度を設定できる効果は大きい。
第１図イ，ロは従来のフロツピイデイスク装置
のハード構成図、第２図は本発明のフロツピイデ
イスク装置の制御処理方式の１実施例を説明する
ためのイはハード構成図、ロはステイタスレジス
タのテーブル、第３図は本発明の別の実施例を説
明するためのイはハード構成図、ロはステイタス
レジスタ・ポインタレジスタのテーブルを示す。 図において、７はフロツピイデイスク制御部、
８はバツフアメモリ、９はインタフエース制御
部、１０はステイタスレジスタ、１１はチヤネル
装置、１２はチヤネルアダプタ、１３はバツフア
メモリ、１４はFDアダプタ、１６，１７は転送
用バツフア、１８はポインタレジスタ、１９はス
テイタスレジスタ、２０，２１はDMAアドレス
レジスタである。
のハード構成図、第２図は本発明のフロツピイデ
イスク装置の制御処理方式の１実施例を説明する
ためのイはハード構成図、ロはステイタスレジス
タのテーブル、第３図は本発明の別の実施例を説
明するためのイはハード構成図、ロはステイタス
レジスタ・ポインタレジスタのテーブルを示す。 図において、７はフロツピイデイスク制御部、
８はバツフアメモリ、９はインタフエース制御
部、１０はステイタスレジスタ、１１はチヤネル
装置、１２はチヤネルアダプタ、１３はバツフア
メモリ、１４はFDアダプタ、１６，１７は転送
用バツフア、１８はポインタレジスタ、１９はス
テイタスレジスタ、２０，２１はDMAアドレス
レジスタである。
Claims (1)
- 【特許請求の範囲】 １ バツフアメモリを備えたフロツピイデイスク
装置の制御処理方式であつて、 前記バツフアメモリの使用状態を記憶するステ
イタスレジスタを必要個数だけ設け、かつステイ
タスレジスタは、バツフアメモリをフロツピイデ
イスクの媒体の種類によりその都度分割して構成
し、さらにその分割状態を記憶するポインタレジ
スタを併設し、該ステイタスレジスタ単位にデー
タ処理を行うことを特徴とするフロツピイデイス
ク装置の制御処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15101581A JPS5851367A (ja) | 1981-09-24 | 1981-09-24 | フロッピイデイスク装置の制御処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15101581A JPS5851367A (ja) | 1981-09-24 | 1981-09-24 | フロッピイデイスク装置の制御処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851367A JPS5851367A (ja) | 1983-03-26 |
| JPS6232494B2 true JPS6232494B2 (ja) | 1987-07-15 |
Family
ID=15509426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15101581A Granted JPS5851367A (ja) | 1981-09-24 | 1981-09-24 | フロッピイデイスク装置の制御処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10925433B2 (en) | 2012-08-13 | 2021-02-23 | Koninklijke Douwe Egberts B.V. | Beverage preparation machines |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595373A (ja) * | 1982-07-02 | 1984-01-12 | Casio Comput Co Ltd | デ−タ転送方式 |
| JPS5999563A (ja) * | 1982-11-30 | 1984-06-08 | Toshiba Corp | 磁気デイスク装置 |
| JPS6316465A (ja) * | 1986-07-08 | 1988-01-23 | Omron Tateisi Electronics Co | フロツピ−デイスク装置 |
| JPH01161559A (ja) * | 1987-12-18 | 1989-06-26 | Oki Electric Ind Co Ltd | 磁気ディスクデータ転送装置 |
| JPH0816323A (ja) * | 1994-06-27 | 1996-01-19 | Nec Corp | 磁気ディスク装置 |
| JP2000305716A (ja) * | 1999-04-23 | 2000-11-02 | Sony Corp | ディスク制御装置及びディスク制御方法 |
| JP5186112B2 (ja) * | 2007-02-01 | 2013-04-17 | マーベル ワールド トレード リミテッド | 磁気ディスクコントローラおよび方法 |
-
1981
- 1981-09-24 JP JP15101581A patent/JPS5851367A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10925433B2 (en) | 2012-08-13 | 2021-02-23 | Koninklijke Douwe Egberts B.V. | Beverage preparation machines |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5851367A (ja) | 1983-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0164550B1 (en) | I/o controller for multiple disparate serial memories with a cache | |
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| JPH0443294B2 (ja) | ||
| JP2770901B2 (ja) | ディスク制御方法 | |
| JPH08328747A (ja) | 磁気ディスク装置及び磁気ディスク装置におけるバッファ管理方法 | |
| JPS6232494B2 (ja) | ||
| KR100843199B1 (ko) | 고속 아이.디.이. 인터페이스 장치 및 그 방법 | |
| KR100638378B1 (ko) | 디스크 제어장치의 메모리 구조에 대한 시스템 및 방법 | |
| JP2523715B2 (ja) | 磁気ディスク装置 | |
| JPS58161058A (ja) | メモリ−・サブシステムのためのキヤツシユ・バツフアの制御装置および方法 | |
| JPH11175261A (ja) | ディスクの制御方法 | |
| JP2897470B2 (ja) | バッファレシオの最適化方法 | |
| JP2000306389A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JP2000010759A (ja) | データ転送制御方法およびデータ転送制御装置ならびに回転型記憶装置 | |
| JPH0143332B2 (ja) | ||
| JPH0477916A (ja) | 磁気ディスク装置 | |
| JP3241072B2 (ja) | コンピュータシステム | |
| JPH054693B2 (ja) | ||
| KR100370765B1 (ko) | 브이-램을 사용한 보조기억 장치의 버퍼 메모리 제어방법 | |
| JPS61198327A (ja) | デイスクバツフア装置 | |
| JPH064221A (ja) | バッファ制御回路および回転形記憶装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPH09106341A (ja) | バッファメモリ管理方法及びその装置 | |
| JP2001209577A (ja) | 情報記録再生装置 |