TW202107295A - 控制裝置及調整方法 - Google Patents

控制裝置及調整方法 Download PDF

Info

Publication number
TW202107295A
TW202107295A TW108127439A TW108127439A TW202107295A TW 202107295 A TW202107295 A TW 202107295A TW 108127439 A TW108127439 A TW 108127439A TW 108127439 A TW108127439 A TW 108127439A TW 202107295 A TW202107295 A TW 202107295A
Authority
TW
Taiwan
Prior art keywords
control circuit
circuit
slave
bus
main control
Prior art date
Application number
TW108127439A
Other languages
English (en)
Other versions
TWI722521B (zh
Inventor
王政治
盧志平
藍永吉
陳俊吉
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW108127439A priority Critical patent/TWI722521B/zh
Priority to CN201911375181.5A priority patent/CN112306206B/zh
Priority to US16/731,565 priority patent/US11194741B2/en
Publication of TW202107295A publication Critical patent/TW202107295A/zh
Application granted granted Critical
Publication of TWI722521B publication Critical patent/TWI722521B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)

Abstract

一種控制裝置，用以調整一電壓產生器的一輸出電壓，並包括一主控電路、一從屬電路以及一功耗調整控制電路。主控電路耦接一第一匯流排。從屬電路耦接一第二匯流排。在一正常模式下，功耗調整控制電路將第一及第二匯流排連接在一起，使得主控電路透過第一及第二匯流排存取從屬電路。在一調整模式下，功耗調整控制電路命令主控電路停止存取從屬電路，並且功耗調整控制電路調整輸出電壓。當主控電路發出一觸發信號時，功耗調整控制電路進入調整模式。當主控電路未發出觸發信號時，功耗調整控制電路進入正常模式。

Description

控制裝置及調整方法
本發明係有關於一種控制裝置，特別是有關於一種用以控制電壓調節器的輸出電壓的控制裝置。
隨著科技的進步，電子裝置的功能及種類愈來愈多。一般而言，電子裝置的內部具有至少一電壓產生器，用以提供至少一操作電壓。當操作電壓不穩定時，根據該操作電壓而動作的電子元件很有可能因不穩定的操作電壓而誤動作。
本發明提供一種控制裝置，用以調整一電壓產生器的一輸出電壓，並包括一主控電路、一從屬電路以及一功耗調整控制電路。主控電路耦接一第一匯流排。從屬電路耦接一第二匯流排。功耗調整控制電路耦接於第一及第二匯流排之間。在一正常模式下，功耗調整控制電路將第一及第二匯流排連接在一起，使得主控電路透過第一及第二匯流排存取從屬電路。在一調整模式下，功耗調整控制電路命令主控電路停止存取從屬電路，並且功耗調整控制電路調整輸出電壓。當主控電路發出一觸發信號時，功耗調整控制電路進入調整模式。當主控電路未發出觸發信號時，功耗調整控制電路進入正常模式。
本發明另提供一種調整方法，用以調整一主控電路及一從屬電路的一操作電壓。主控電路耦接一第一匯流排。從屬電路耦接一第二匯流排。本發明之調整方法包括：判斷主控電路是否執行一特定程式碼。當主控電路未執行特定程式碼時，電性連接第一及第二匯流排，其中主控電路根據第一匯流排上的一特定信號存取從屬電路。當主控電路執行該特定程式碼，命令主控電路進入一等待狀態，用以暫停存取從屬電路；以及調整操作電壓。當操作電壓等於一預設值時，命令主控電路離開等待狀態。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1圖為本發明的操作系統的示意圖。如圖所示，操作系統100包括一電壓產生器110以及一控制裝置120。電壓產生器110轉換一輸入電壓VIN的位準，用以產生一輸出電壓VOUT。在一可能實施例中，電壓產生器110係增加輸入電壓VIN的位準，並將增加後的結果作為輸出電壓VOUT。因此，輸出電壓VOUT大於輸入電壓VIN，但並非用以限制本發明。在其它實施例中，電壓產生器110係減少輸入電壓VIN。在此例中，輸出電壓VOUT小於輸入電壓VIN。本發明並不限定電壓產生器110的電路架構。在一可能實施例中，電壓產生器110係為一電壓調節器(voltage regulator)。在一些實施例中，電壓產生器110所產生的輸出電壓VOUT作為控制裝置120的操作電壓。
控制裝置120包括一功耗調整控制電路(power scaling control circuit)130、一主控電路(master circuit)140以及一從屬電路(slave circuit)150。如圖所示，主控電路140耦接匯流排121。主控電路140執行一程式碼，並透過匯流排121發送指令(如讀取指令及寫入指令)。在本實施例中，主控電路140根據匯流排121上的一特定信號SP ，接收匯流排121上的資料，或是提供資料至匯流排121。
舉例而言，當特定信號SP 為一就緒位準(如一高位準)時，主控電路140讀取匯流排121上的資料，或是提供資料至匯流排121。然而，當特定信號SP 為一等待位準(如一低位準)時，主控電路140進入一等待狀態(waiting state)，暫時不讀取匯流排121上的資料，並且暫時不提供資料至匯流排121。
在本實施例中，當主控電路140執行一功耗調整(power scaling)程式碼時，主控電路140發出一觸發信號ST ，通知功耗調整控制電路130。本發明並不限定主控電路140的架構。只要能夠發出存取指令的電路，均可作為主控電路140。在一可能實施例中，主控電路140包括一中央處理器(CPU)141及一直接記憶體存取控制器(DMA controller)142之至少一者。在本實施例中，主控電路140的操作電壓係為輸出電壓VOUT。
從屬電路150耦接匯流排122，用以根據匯流排122上的指令而動作。舉例而言，當從屬電路150透過匯流排122接收到一讀取指令時，從屬電路150提供一輸出資料至匯流排122，並設定特定信號SP 為一就緒位準。當從屬電路150透過匯流排122接收到一寫入指令時，從屬電路150接收匯流排122所傳送的資料，並設定特定信號SP 為一就緒位準。然而，當從屬電路150尚未提供輸出資料至匯流排122時，從屬電路150設定特定信號SP 為一等待位準。同樣地，當從屬電路150尚未準備好接收匯流排122所傳送的資料時，從屬電路150設定特定信號SP 為一等待位準。在本實施例中，從屬電路150的操作電壓也是輸出電壓VOUT。
本發明並不限定從屬電路150的架構。在一可能實施例中，從屬電路150包括記憶體151、152以及週邊晶片153、154。記憶體151具有一控制器155以及一記憶陣列156。控制器155根據匯流排122上的指令，存取記憶陣列156。在本實施例中，記憶體151及152係為揮發性記憶體(volatile memory)。舉例而言，記憶體151係為一快閃記憶體(flash)，記憶體152係為一靜態隨機存取記憶體(SRAM)，但並非用以限制本發明。在其它實施例中，記憶體151及152之至少一者係為非揮發性記憶體(non-volatile memory)。
本發明不限定週邊晶片153及154的種類。在一可能實施例中，週邊晶片153係為一高階高效能匯流排 (advanced high-performance bus；AHB)週邊晶片，用以耦接外部儲存裝置。在另一可能實施例中，週邊晶片154係為一高階週邊匯流排(advanced peripheral bus；APB)橋接器，用以耦接週邊裝置(未顯示)，並最佳化週邊裝置的功率消耗。
功耗調整控制電路130耦接於匯流排121與122之間，並操作於一正常模式或是一調整模式。在本實施例中，當主控電路140執行一功耗調整程式碼時，主控電路140發出觸發信號ST ，使得功耗調整控制電路130進入調整模式。然而，當主控電路140未執行功耗調整程式碼時，主控電路140不發出觸發信號ST 。此時，功耗調整控制電路130進入正常模式。
在正常模式下，功耗調整控制電路130將匯流排121與122電性連接在一起，使得主控電路140透過匯流排121及122與從屬電路150進行交握溝通(handshaking)。在一可能實施例中，主控電路140根據特定信號SP 的位準，判斷從屬電路150是否已就緒。舉例而言，當特定信號SP 為一等待位準時，表示從屬電路150未就緒。因此主控電路140進入一等待狀態，暫時不透過匯流排121及122，存取從屬電路150。當特定信號SP 為就緒位準時，主控電路140透過匯流排121及122，存取從屬電路150。
在調整模式下，功耗調整控制電路130命令主控電路140停止存取從屬電路150。本發明並不限定功耗調整控制電路130如何命令主控電路140停止存取從屬電路150。在一可能實施例中，功耗調整控制電路130設定特定信號SP 為一等待位準，使得主控電路140進入一等待狀態，暫停存取從屬電路150。此時，從屬電路150無法改變特定信號SP 的位準。
在調整模式下，功耗調整控制電路130提供一調整信號SA 予電壓產生器110。電壓產生器110根據調整信號SA 調整輸出電壓VOUT。在一可能實施例中，電壓產生器110調降輸出電壓VOUT，如由原本的3.3V調降至1.5V。在電壓產生器110調整輸出電壓VOUT的過程中，主控電路140與從屬電路150暫停動作。以記憶體151為例，在調整模式下，控制器155暫停存取記憶陣列156。
在完成調整操作後，電壓產生器110產生一完成信號SD 。功耗調整控制電路130根據完成信號SD ，離開調整模式，並重新進入正常模式。在正常模式下，功耗調整控制電路130不再控制特定信號SP 的位準。此時，特定信號SP 由從屬電路150所控制。從屬電路150根據本身的狀態，設定特定信號SP 的位準。舉例而言，當從屬電路150已提供輸出資料至匯流排122或是已準備好接收匯流排122的資料時，從屬電路150設定特定信號SP 為就緒位準。因此，主控電路140透過匯流排121接收來自匯流排122的輸出資料，或是透過匯流排121提供資料至匯流排122。然而，當從屬電路150尚未提供輸出資料至匯流排122或是尚未準備好接收匯流排122的資料時，從屬電路150設定特定信號SP 為一等待位準。因此，主控電路140暫不透過匯流排121及122存取從屬電路150。
在本實施例中，在調整模式下，電壓產生器110根據調整信號SA 調整輸出電壓VOUT。此時，由於主控電路140與從屬電路150已停止動作，故可避免主控電路140與從屬電路150因不穩定的輸出電壓而誤動作。另外，當電壓產生器110調降輸出電壓VOUT時，主控電路140與從屬電路150根據較小的輸出電壓VOUT而動作，因而減少主控電路140與從屬電路150的功耗。再者，當特定信號SP 為等待位準時，主控電路140暫停動作，直到特定信號SP 為就緒位準，故不需進入休眠模式，因此不需花費額外的時間喚醒主控電路140。
在其它實施例中，當主控電路140發出觸發信號ST 時，功耗調整控制電路130監控匯流排122的狀態，用以判斷從屬電路150是否正在進行一存取動作。當從屬電路150正在進行存取動作時，功耗調整控制電路130繼續操作於正常模式，將匯流排121及122電性連接在一起。當從屬電路150完成存取動作時，功耗調整控制電路130離開正常模式，並進入調整模式，用以調整輸出電壓VOUT，並命令主控電路140進入等待狀態。
第2A圖為本發明之調整方法之一可能流程圖。本發明之調整方法係用以調整一主控電路及一從屬電路的一操作電壓。在一可能實施例中，該操作電壓係為一電壓調節器的輸出電壓。電壓調節器可能轉換一輸入電壓的位準，並將轉換結果作為操作電壓，提供予主控電路及從屬電路。在本實施例中，主控電路耦接一第一匯流排。從屬電路耦接一第二匯流排。
首先，電性連接第一及第二匯流排(步驟S210)。因此，主控電路透過第一及第二匯流排存取從屬電路。本發明並不限定主控電路及從屬電路的架構。只要能夠發出存取指令的電路，均可作為主控電路。在一可能實施例中，主控電路包括一中央處理器(CPU)及一直接記憶體存取控制器(DMA controller)之至少一者。在其它實施例中，能夠根據主控電路所發出的指令作出回覆的電路，均可作為從屬電路。在一可能實施例中，從屬電路包括記憶體及週邊晶片，如一高階高效能匯流排 (AHB)週邊晶片或是一高階週邊匯流排(APB)橋接器。
接著，判斷主控電路是否執行到一特定程式碼(步驟S211)。在一可能實施例中，該特定程式碼係用以指示調整主控電路的操作電壓。當主控電路未執行特定程式碼時，表示不需調整操作電壓，因此，回到步驟S210，維持第一及第二匯流排之間的連結。此時，主控電路根據第一匯流排上的一特定信號存取從屬電路。
舉例而言，當特定信號為一等待位準，表示從屬電路尚未就緒，故主控電路處於一等待狀態。當特定信號為一就緒位準時，表示從屬電路已就緒，因此，主控電路接收來自從屬電路的資料，或是寫入資料至從屬電路中。
然而，當主控電路執行到特定程式碼時，表示需調整操作電壓，因此，命令主控電路進入一等待狀態(步驟S212)，使得主控電路暫停存取從屬電路。在一可能實施例中，步驟S212係設定第一匯流排上的一特定信號為一等待位準。此時，特定信號不再由從屬電路所控制。在一可能實施例中，特定信號由一功耗調整控制電路所控制。在其它實施例中，在主控電路進入等待狀態後，從屬電路可能也停止動作。
在主控電路進入等待狀態後，才開始調整操作電壓(步驟S213)。在本實施例中，調整操作電壓的同時，由於主控電路及從屬電路暫停動作，故可避免主控電路及從屬電路因變動的操作電壓而誤動作。在一可能實施例中，一功耗調整控制電路可能發送一調整信號予電壓調節器。電壓調節器根據調整信號，調整操作電壓。在一可能實施例中，電壓調節器係調降操作電壓，但並非用以限制本發明。在其它實施例中，電壓調節器可能根據調整信號調高操作電壓。
判斷操作電壓是否等於一預設值(步驟S214)。在一可能實施例中，當電壓調節器完成調整操作時，電壓調節器產生一完成信號。因此，功耗調整控制電路根據完成信號，便可得知操作電壓是否已等於預設值。當功耗調整控制電路未收到完成信號時，表示操作電壓不等於預設值，因此，回到步驟S214，等待電壓調節器產生完成信號。
當電壓調節器產生完成信號時，表示操作電壓等於預設值。因此，命令主控電路離開等待狀態(步驟S215)。在一可能實施例中，當主控電路離開等待狀態時，改由從屬電路控制特定信號的位準。在此例中，當從屬電路已就緒時，從屬電路設定特定信號為一就緒位準(如高位準)。當從屬電路未就緒時，從屬電路設定特定信號為一等待位準(如低位準)。此時，功耗調整控制電路不再控制特定信號。
當電壓調節器根據調整信號調降操作電壓時，便可減少主控電路及從屬電路的功耗。在電壓調節器完成調整操作後，主控電路及從屬電路才根據操作電壓而動作，故可確保主控電路及從屬電路運作正常。另外，即使主控電路處於等待模式，等待從屬電路就緒，主控電路仍持續工作在正常模式下。由於主控電路不需離開正常模式而進入一睡眠模式，故不需花費時間等待主控電路重新進入正常模式。
第2B圖為本發明之調整方法的另一流程示意圖。第2B圖相似第2A圖，不同之處在於，第2B圖多了步驟S216。由於第2B圖的步驟S210~S215已敍述如上，故不再贅述。在本實施例中，當主控電路執行到特定程式碼時，監控第二匯流排的狀態，用以判斷從屬電路是否正在進行一存取動作(步驟S216)。當從屬電路正在進行存取動作時，繼續電性連接第一及第二匯流排(步驟S210)。當從屬電路完成存取動作時，命令主控電路進入等待狀態(步驟S212)。
本發明之調整方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之控制裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來，本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:操作系統 110:電壓產生器 120:控制裝置 121、122:匯流排 130:功耗調整控制電路 140:主控電路 141:中央處理器 142:直接記憶體存取控制器 150:從屬電路 151、152:記憶體 153、154:週邊晶片 155:控制器 156:記憶陣列 SP :特定信號 ST :觸發信號 SD :完成信號 SA :調整信號 VIN:輸入電壓 VOUT:輸出電壓 S210~S216:步驟
第1圖為本發明的操作系統的示意圖。 第2A圖為本發明之調整方法的一可能流程示意圖。 第2B圖為本發明之調整方法的另一可能流程示意圖。
100:操作系統
110:電壓產生器
120:控制裝置
121、122:匯流排
130:功耗調整控制電路
140:主控電路
141:中央處理器
142:直接記憶體存取控制器
150:從屬電路
151、152:記憶體
153、154:週邊晶片
155:控制器
156:記憶陣列
SP:特定信號
ST:觸發信號
SD:完成信號
SA:調整信號
VIN:輸入電壓
VOUT:輸出電壓。

Claims (10)

  1. 一種控制裝置，用以調整一電壓產生器的一輸出電壓，並包括： 一主控電路，耦接一第一匯流排； 一從屬電路，耦接一第二匯流排；以及 一功耗調整控制電路，耦接於該第一及第二匯流排之間，在一正常模式下，該功耗調整控制電路將該第一及第二匯流排連接在一起，使得該主控電路透過該第一及第二匯流排存取該從屬電路，在一調整模式下，該功耗調整控制電路命令該主控電路停止存取該從屬電路，並調整該輸出電壓； 其中，當該主控電路發出一觸發信號時，該功耗調整控制電路進入該調整模式，當該主控電路未發出該觸發信號時，該功耗調整控制電路進入該正常模式。
  2. 如申請專利範圍第1項所述之控制裝置，其中在該調整模式下，該功耗調整控制電路設定該第一匯流排所傳送的一特定信號為一等待位準，使得該主控電路停止存取該從屬電路。
  3. 如申請專利範圍第2項所述之控制裝置，其中在該正常模式下，該從屬電路透過該第二及第一匯流排提供該特定信號予該主控電路。
  4. 如申請專利範圍第1項所述之控制裝置，其中在該正常模式下，該主控電路及該從屬電路根據該輸出電壓而動作。
  5. 如申請專利範圍第1項所述之控制裝置，其中在該調整模式下，該主控電路及該從屬電路暫停運作。
  6. 如申請專利範圍第1項所述之控制裝置，其中該主控電路包括一中央處理器及一直接記憶體存取控制器之至少一者。
  7. 如申請專利範圍第1項所述之控制裝置，其中該從屬電路包括至少一記憶體及至少一週邊晶片。
  8. 如申請專利範圍第1項所述之控制裝置，其中該電壓產生器係為一電壓調節器，其中該電壓調節器根據一輸入電壓產生該輸出電壓，該輸入電壓大於該輸出電壓，當該主控電路發出該觸發信號時，該功耗調整控制電路監控該第二匯流排的狀態，用以判斷該從屬電路是否正在進行一存取動作，當該從屬電路正在進行該存取動作時，該功耗調整控制電路操作於該正常模式，當該從屬電路完成該存取動作時，該功耗調整控制電路進入該調整模式。
  9. 一種調整方法，用以調整一主控電路及一從屬電路的一操作電壓，該主控電路耦接一第一匯流排，該從屬電路耦接一第二匯流排，該調整方法包括： 判斷該主控電路是否執行一特定程式碼； 當該主控電路未執行該特定程式碼時，電性連接該第一及第二匯流排，其中該主控電路根據該第一匯流排上的一特定信號存取該從屬電路； 當該主控電路執行該特定程式碼； 命令該主控電路進入一等待狀態，用以暫停存取該從屬電路；以及 調整該操作電壓； 當該操作電壓等於一預設值時，命令該主控電路離開該等待狀態。
  10. 如申請專利範圍第9項所述之調整方法，其中調整該操作電壓的步驟包括： 發送一調整信號予一電壓調節器； 判斷該電壓調節器是否產生一完成信號；以及 當該電壓調節器產生該完成信號，表示該操作電壓等於該預設值。
TW108127439A 2019-08-02 2019-08-02 控制裝置及調整方法 TWI722521B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108127439A TWI722521B (zh) 2019-08-02 2019-08-02 控制裝置及調整方法
CN201911375181.5A CN112306206B (zh) 2019-08-02 2019-12-27 控制装置及调整方法
US16/731,565 US11194741B2 (en) 2019-08-02 2019-12-31 Control device and adjustment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108127439A TWI722521B (zh) 2019-08-02 2019-08-02 控制裝置及調整方法

Publications (2)

Publication Number Publication Date
TW202107295A true TW202107295A (zh) 2021-02-16
TWI722521B TWI722521B (zh) 2021-03-21

Family

ID=74260193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127439A TWI722521B (zh) 2019-08-02 2019-08-02 控制裝置及調整方法

Country Status (3)

Country Link
US (1) US11194741B2 (zh)
CN (1) CN112306206B (zh)
TW (1) TWI722521B (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904244B2 (ja) * 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
US5570002A (en) * 1994-02-18 1996-10-29 Ergo Mechanical Systems, Incorporated Universal power-supply connection system for multiple electronic devices
US5642489A (en) * 1994-12-19 1997-06-24 International Business Machines Corporation Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
WO1999026330A2 (en) * 1997-11-17 1999-05-27 Lifestyle Technologies Universal power supply
TW469377B (en) * 1999-04-29 2001-12-21 Koninkl Philips Electronics Nv Communication bus system and apparatus for use in a communication bus system
US20060010260A1 (en) * 2004-07-07 2006-01-12 Fung Hon C Direct memory access (DMA) controller and bus structure in a master/slave system
US20090086511A1 (en) * 2007-09-27 2009-04-02 Phison Electronics Corp. Converter circuit with pulse width frequency modulation and method thereof
US7898278B2 (en) * 2007-11-05 2011-03-01 Arm Limited Power control circuitry, circuitry for analysing a switched power rail, and method of controlling connection of a power source to a switched power rail
US8442697B2 (en) * 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
US20090249090A1 (en) * 2008-03-28 2009-10-01 Schmitz Michael J Method and apparatus for dynamic power management control using parallel bus management protocols
US8242802B2 (en) * 2009-04-14 2012-08-14 Via Technologies, Inc. Location-based bus termination for multi-core processors
US9395780B2 (en) * 2011-04-21 2016-07-19 Texas Instruments Incorporated USB bridge circuit gating RID—A and RID—GND for IDGND
TWI547784B (zh) * 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
US9665144B2 (en) * 2011-12-21 2017-05-30 Intel Corporation Methods and systems for energy efficiency and energy conservation including entry and exit latency reduction for low power states
CN102566739B (zh) * 2012-01-06 2014-11-26 威盛电子股份有限公司 多核处理器系统及其动态电源管理方法与控制装置
CN103809467B (zh) * 2012-11-05 2016-09-28 泰科电子(上海)有限公司 智能连接器
US9811142B2 (en) * 2014-09-29 2017-11-07 Apple Inc. Low energy processor for controlling operating states of a computer system
TWI546676B (zh) * 2015-10-26 2016-08-21 新唐科技股份有限公司 主控電子裝置及其通訊方法
CN105528314B (zh) * 2015-12-28 2019-04-05 华为技术有限公司 一种数据处理方法及控制设备
TWI647570B (zh) * 2017-06-16 2019-01-11 緯穎科技服務股份有限公司 資料傳輸裝置及其方法
US10756627B2 (en) * 2017-09-14 2020-08-25 Microchip Technology Incorporated Enhanced switching regulator topology with adaptive duty control and seamless transition of operating modes

Also Published As

Publication number Publication date
CN112306206A (zh) 2021-02-02
US11194741B2 (en) 2021-12-07
US20210034551A1 (en) 2021-02-04
CN112306206B (zh) 2024-02-20
TWI722521B (zh) 2021-03-21

Similar Documents

Publication Publication Date Title
JP4511140B2 (ja) メモリをセルフリフレッシュ状態にする装置および方法
US7793125B2 (en) Method and apparatus for power throttling a processor in an information handling system
KR101485274B1 (ko) 저장 드라이브 관리
JP4376907B2 (ja) コンピュータシステムの電力管理の方法および装置
US20060236027A1 (en) Variable memory array self-refresh rates in suspend and standby modes
US8417900B1 (en) Power save module for storage controllers
TWI543175B (zh) 記憶體存取方法和裝置
US20190340142A1 (en) Ddr5 pmic interface protocol and operation
US9710422B2 (en) Low cost low overhead serial interface for power management and other ICs
JP2002351737A (ja) 半導体記憶装置
US20080162855A1 (en) Memory Command Issue Rate Controller
US11815978B2 (en) DDR5 client PMIC power up sequence and state transitions
CN111741518A (zh) 一种WiFi芯片电路及WiFi装置
US11086390B2 (en) Method and apparatus for improving power management by controlling a system input current in a power supply unit
TWI722521B (zh) 控制裝置及調整方法
US20190340141A1 (en) Ddr5 rcd interface protocol and operation
TWI735928B (zh) 控制裝置及調整方法
TWI697841B (zh) 控制電路及快速設定電源模式的方法
WO2019140364A1 (en) Safety enhancement for memory controllers
JP2002043527A (ja) 半導体集積回路装置
JP2024042459A (ja) メモリシステムおよび電源制御回路
US20100138597A1 (en) Information Processing System, System Controller, and Memory Control Method