JPH0553679A - 電子計算機装置 - Google Patents
電子計算機装置Info
- Publication number
- JPH0553679A JPH0553679A JP3215256A JP21525691A JPH0553679A JP H0553679 A JPH0553679 A JP H0553679A JP 3215256 A JP3215256 A JP 3215256A JP 21525691 A JP21525691 A JP 21525691A JP H0553679 A JPH0553679 A JP H0553679A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- peripheral circuit
- cpu
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 周辺回路のクロック信号に起因する発熱量を
低減する。 【構成】 ＣＰＵに、周辺回路にアクセスする際に、ク
ロックスタート指令手段によってクロック制御回路に対
して当該周辺回路に対するクロックスタート信号を与え
てクロック信号の供給を開始する。また、ＣＰＵからの
指令に対する動作が終了した際に、クロックストップ指
令手段によってクロック制御回路に対して当該周辺回路
に対するクロックストップ信号を与えてクロック信号の
供給を停止させる。こうして、ＣＰＵに接続されている
周辺回路各々に対して、各周辺回路が動作しているとき
だけクロック信号を供給し、当該周辺回路の不動作時に
はクロック信号の供給を停止することによって、各周辺
回路の回路素子からクロック信号に起因して不必要に熱
が発生するのを防止する。
低減する。 【構成】 ＣＰＵに、周辺回路にアクセスする際に、ク
ロックスタート指令手段によってクロック制御回路に対
して当該周辺回路に対するクロックスタート信号を与え
てクロック信号の供給を開始する。また、ＣＰＵからの
指令に対する動作が終了した際に、クロックストップ指
令手段によってクロック制御回路に対して当該周辺回路
に対するクロックストップ信号を与えてクロック信号の
供給を停止させる。こうして、ＣＰＵに接続されている
周辺回路各々に対して、各周辺回路が動作しているとき
だけクロック信号を供給し、当該周辺回路の不動作時に
はクロック信号の供給を停止することによって、各周辺
回路の回路素子からクロック信号に起因して不必要に熱
が発生するのを防止する。
Description
【０００１】
【産業上の利用分野】この発明は、電子計算機装置に関
する。
する。
【０００２】
【従来の技術】従来、ＣＰＵまたは直接メモリアクセス
（ＤＭＡ）を行なうデバイスにいくつかの周辺回路を接
続して構成される電子計算機装置では、クロック制御回
路からＣＰＵまたはデバイスと各周辺回路に対して、そ
の動作、不動作に関係なく、常にある固定のクロック信
号が供給されるようにされていた。
（ＤＭＡ）を行なうデバイスにいくつかの周辺回路を接
続して構成される電子計算機装置では、クロック制御回
路からＣＰＵまたはデバイスと各周辺回路に対して、そ
の動作、不動作に関係なく、常にある固定のクロック信
号が供給されるようにされていた。
【０００３】
【発明が解決しようとする課題】ところが、このような
従来の電子計算機装置では、各周辺回路にその動作状態
とは無関係に常時、クロック信号が供給されていたため
に、必要以上に回路素子に熱が発生し、その熱対策を行
なうとすれば機器の小型化ができない問題点があった。
従来の電子計算機装置では、各周辺回路にその動作状態
とは無関係に常時、クロック信号が供給されていたため
に、必要以上に回路素子に熱が発生し、その熱対策を行
なうとすれば機器の小型化ができない問題点があった。
【０００４】この発明は、このような従来の問題点に鑑
みなされたもので、ＣＰＵまたはＤＭＡを行なうデバイ
スに接続されたいくつかの周辺回路に対して、動作させ
る必要がないときにはその周辺回路に対してクロック信
号の供給を停止し、動作するときにだけクロック信号を
供給するようにすることによって各周辺回路のクロック
信号に起因する発熱を最小限にとどめることができる電
子計算機装置を提供することを目的とする。
みなされたもので、ＣＰＵまたはＤＭＡを行なうデバイ
スに接続されたいくつかの周辺回路に対して、動作させ
る必要がないときにはその周辺回路に対してクロック信
号の供給を停止し、動作するときにだけクロック信号を
供給するようにすることによって各周辺回路のクロック
信号に起因する発熱を最小限にとどめることができる電
子計算機装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明は、ＣＰＵまた
は直接メモリアクセスを行なうデバイスと、前記ＣＰＵ
またはデバイスによって制御される周辺回路と、前記Ｃ
ＰＵまたはデバイスと周辺回路とにクロック信号を与え
るクロック制御回路とから構成される電子計算機装置に
おいて、前記ＣＰＵまたはデバイスに、前記周辺回路に
アクセスする際に、前記クロック制御回路に対して前記
周辺回路に対するクロックスタート信号を与えるクロッ
クスタート指令手段を設け、前記周辺回路に、前記ＣＰ
Ｕまたはデバイスからの指令に対する動作が終了した際
に、前記クロック制御回路に対して当該周辺回路に対す
るクロックストップ信号を与えるクロックストップ指令
手段を設け、前記クロック制御回路に、前記クロックス
タート信号を受けて該当する周辺回路に対してクロック
信号を出力し、前記クロックストップ信号を受けて該当
する周辺回路に対するクロック信号の出力を停止するク
ロック出力スタートストップ制御手段を設けたものであ
る。
は直接メモリアクセスを行なうデバイスと、前記ＣＰＵ
またはデバイスによって制御される周辺回路と、前記Ｃ
ＰＵまたはデバイスと周辺回路とにクロック信号を与え
るクロック制御回路とから構成される電子計算機装置に
おいて、前記ＣＰＵまたはデバイスに、前記周辺回路に
アクセスする際に、前記クロック制御回路に対して前記
周辺回路に対するクロックスタート信号を与えるクロッ
クスタート指令手段を設け、前記周辺回路に、前記ＣＰ
Ｕまたはデバイスからの指令に対する動作が終了した際
に、前記クロック制御回路に対して当該周辺回路に対す
るクロックストップ信号を与えるクロックストップ指令
手段を設け、前記クロック制御回路に、前記クロックス
タート信号を受けて該当する周辺回路に対してクロック
信号を出力し、前記クロックストップ信号を受けて該当
する周辺回路に対するクロック信号の出力を停止するク
ロック出力スタートストップ制御手段を設けたものであ
る。
【０００６】
【作用】この発明の電子計算機装置では、ＣＰＵまたは
ＤＭＡを行なうデバイスに、周辺回路にアクセスする際
に、クロックスタート指令手段によってクロック制御回
路に対して当該周辺回路に対するクロックスタート信号
を与えてクロック信号の供給を開始する。また、ＣＰＵ
またはデバイスからの指令に対する動作が終了した際
に、クロックストップ指令手段によってクロック制御回
路に対して当該周辺回路に対するクロックストップ信号
を与えてクロック信号の供給を停止させる。
ＤＭＡを行なうデバイスに、周辺回路にアクセスする際
に、クロックスタート指令手段によってクロック制御回
路に対して当該周辺回路に対するクロックスタート信号
を与えてクロック信号の供給を開始する。また、ＣＰＵ
またはデバイスからの指令に対する動作が終了した際
に、クロックストップ指令手段によってクロック制御回
路に対して当該周辺回路に対するクロックストップ信号
を与えてクロック信号の供給を停止させる。
【０００７】こうして、ＣＰＵまたはＤＭＡを行なうデ
バイスに接続されている周辺回路各々に対して、各周辺
回路が動作しているときだけクロック信号を供給し、当
該周辺回路の不動作時にはクロック信号の供給を停止す
ることによって、各周辺回路の回路素子からクロック信
号に起因して不必要に熱が発生するのを防止する。
バイスに接続されている周辺回路各々に対して、各周辺
回路が動作しているときだけクロック信号を供給し、当
該周辺回路の不動作時にはクロック信号の供給を停止す
ることによって、各周辺回路の回路素子からクロック信
号に起因して不必要に熱が発生するのを防止する。
【０００８】
【実施例】以下、この発明の実施例を図に基づいて詳説
する。
する。
【０００９】図１はこの発明の一実施例の回路構成を示
している。この図１において、ＣＰＵ１に対してプリン
タ、ＣＲＴ、外部記憶装置などの周辺機器のための周辺
回路２，３，４が接続され、また、ＣＰＵ１および各周
辺回路２，３，４に対してクロック信号を供給するクロ
ック制御回路５が備えられている。
している。この図１において、ＣＰＵ１に対してプリン
タ、ＣＲＴ、外部記憶装置などの周辺機器のための周辺
回路２，３，４が接続され、また、ＣＰＵ１および各周
辺回路２，３，４に対してクロック信号を供給するクロ
ック制御回路５が備えられている。
【００１０】そして、ＣＰＵ１には、クロック制御回路
５に対して、各周辺回路２，３，４各々にアクセスする
に先だって当該周辺回路に対するクロック信号の供給開
始を促すクロックスタート信号を出力するクロックスタ
ート指令部１ａが備えられている。また、各周辺回路
２，３，４には、自機に対するＣＰＵ１からのアクセス
に対する動作が終了したときにクロックストップ信号を
クロック制御回路５に出力するクロックストップ指令部
２ａ，３ａ，４ａが備えられている。
５に対して、各周辺回路２，３，４各々にアクセスする
に先だって当該周辺回路に対するクロック信号の供給開
始を促すクロックスタート信号を出力するクロックスタ
ート指令部１ａが備えられている。また、各周辺回路
２，３，４には、自機に対するＣＰＵ１からのアクセス
に対する動作が終了したときにクロックストップ信号を
クロック制御回路５に出力するクロックストップ指令部
２ａ，３ａ，４ａが備えられている。
【００１１】さらに、クロック制御回路５には、ＣＰＵ
１からいずれかの周辺回路に対するクロックスタート信
号を受けて、該当する周辺回路に対してクロック信号の
送信を開始し、周辺回路のいずれかからクロックストッ
プ信号を受けたときに当該周辺回路に対するクロック信
号の供給を停止するクロック出力スタートストップ制御
部５ａが備えられている。
１からいずれかの周辺回路に対するクロックスタート信
号を受けて、該当する周辺回路に対してクロック信号の
送信を開始し、周辺回路のいずれかからクロックストッ
プ信号を受けたときに当該周辺回路に対するクロック信
号の供給を停止するクロック出力スタートストップ制御
部５ａが備えられている。
【００１２】次に、上記の構成の電子計算機装置の動作
について説明する。
について説明する。
【００１３】ＣＰＵ１から周辺回路２に対してアクセス
する場合、ＣＰＵ１はまず、そのクロックスタート指令
部１ａから周辺回路２に対するクロックスタート信号
（Ｎｏ．１）をクロック制御回路５に出力し、クロック
制御回路５はそのクロック出力スタートストップ制御部
５ａにおいて周辺回路２に対するクロック信号（クロッ
ク１）の供給を開始する。
する場合、ＣＰＵ１はまず、そのクロックスタート指令
部１ａから周辺回路２に対するクロックスタート信号
（Ｎｏ．１）をクロック制御回路５に出力し、クロック
制御回路５はそのクロック出力スタートストップ制御部
５ａにおいて周辺回路２に対するクロック信号（クロッ
ク１）の供給を開始する。
【００１４】この後、ＣＰＵ１は周辺回路２にアクセス
してデータのやりとりを開始することになる。
してデータのやりとりを開始することになる。
【００１５】そして、この周辺回路２に対するアクセス
が終了すれば、周辺回路２のクロックストップ指令部２
ａからクロック制御回路５に対してクロックストップ信
号（Ｎｏ．１）が出力され、クロック制御回路５のクロ
ック出力スタートストップ制御部５ａがこれを受けて周
辺回路２に対するクロック信号の供給を停止させる。
が終了すれば、周辺回路２のクロックストップ指令部２
ａからクロック制御回路５に対してクロックストップ信
号（Ｎｏ．１）が出力され、クロック制御回路５のクロ
ック出力スタートストップ制御部５ａがこれを受けて周
辺回路２に対するクロック信号の供給を停止させる。
【００１６】こうして、周辺回路２に対して、その回路
がＣＰＵ１からアクセスされる期間だけクロック信号が
クロック制御回路５から周辺回路２に供給され、それ以
外の期間にはクロック信号が供給されないようにし、周
辺回路２の回路素子がクロック信号によって不要に発熱
することを防止する。
がＣＰＵ１からアクセスされる期間だけクロック信号が
クロック制御回路５から周辺回路２に供給され、それ以
外の期間にはクロック信号が供給されないようにし、周
辺回路２の回路素子がクロック信号によって不要に発熱
することを防止する。
【００１７】同様にして、他の周辺回路３，４について
も、その周辺回路がＣＰＵ１からアクセスされる期間だ
けクロック信号を供給するようにし、それ以外の期間は
クロック信号を供給しないようにし、すべての周辺回路
が常時クロック信号を受けることにより不要に発熱する
のを防止する。
も、その周辺回路がＣＰＵ１からアクセスされる期間だ
けクロック信号を供給するようにし、それ以外の期間は
クロック信号を供給しないようにし、すべての周辺回路
が常時クロック信号を受けることにより不要に発熱する
のを防止する。
【００１８】なお、上記実施例ではＣＰＵ１とそれに接
続される周辺回路２，３，４について説明したが、ＣＰ
Ｕ１に代えてＤＭＡを行なうデバイスについても同じよ
うに構成することにより、周辺回路の不要な発熱を防止
し、装置全体の小型化が図れるようになる。
続される周辺回路２，３，４について説明したが、ＣＰ
Ｕ１に代えてＤＭＡを行なうデバイスについても同じよ
うに構成することにより、周辺回路の不要な発熱を防止
し、装置全体の小型化が図れるようになる。
【００１９】
【発明の効果】以上のようにこの発明によれば、ＣＰＵ
またはＤＭＡを行なうデバイスからのアクセスがある期
間だけクロック信号を該当する周辺回路に供給するよう
にし、それ以外の期間はクロック信号の供給を停止する
ようにしているために、従来のようにＣＰＵまたはデバ
イスに接続されている周辺回路すべてに常時クロック信
号を供給する場合と違って、各周辺回路がクロック信号
によって発熱することが少なくて発熱量を低減すること
ができ、同時に、発熱量が少ないためにそれだけ回路素
子の耐熱度を小さくすることができ、回路素子の小型化
が図れる。
またはＤＭＡを行なうデバイスからのアクセスがある期
間だけクロック信号を該当する周辺回路に供給するよう
にし、それ以外の期間はクロック信号の供給を停止する
ようにしているために、従来のようにＣＰＵまたはデバ
イスに接続されている周辺回路すべてに常時クロック信
号を供給する場合と違って、各周辺回路がクロック信号
によって発熱することが少なくて発熱量を低減すること
ができ、同時に、発熱量が少ないためにそれだけ回路素
子の耐熱度を小さくすることができ、回路素子の小型化
が図れる。
【図１】この発明の一実施例のブロック図。
１ ＣＰＵ １ａ クロックスタート指令部 ２ 周辺回路 ２ａ クロックストップ指令部 ３ 周辺回路 ３ａ クロックストップ指令部 ４ 周辺回路 ４ａ クロックストップ指令部 ５ クロック制御回路 ５ａ クロックスタートストップ制御部
Claims (1)
- 【請求項１】 ＣＰＵまたは直接メモリアクセスを行な
うデバイスと、前記ＣＰＵまたはデバイスによって制御
される周辺回路と、前記ＣＰＵまたはデバイスと周辺回
路とにクロック信号を与えるクロック制御回路とから構
成される電子計算機装置において、 前記ＣＰＵまたはデバイスに、前記周辺回路にアクセス
する際に、前記クロック制御回路に対して前記周辺回路
に対するクロックスタート信号を与えるクロックスター
ト指令手段を設け、 前記周辺回路に、前記ＣＰＵまたはデバイスからの指令
に対する動作が終了した際に、前記クロック制御回路に
対して当該周辺回路に対するクロックストップ信号を与
えるクロックストップ指令手段を設け、 前記クロック制御回路に、前記クロックスタート信号を
受けて該当する周辺回路に対してクロック信号を出力
し、前記クロックストップ信号を受けて該当する周辺回
路に対するクロック信号の出力を停止するクロック出力
スタートストップ制御手段を設けて成る電子計算機装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215256A JPH0553679A (ja) | 1991-08-27 | 1991-08-27 | 電子計算機装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215256A JPH0553679A (ja) | 1991-08-27 | 1991-08-27 | 電子計算機装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553679A true JPH0553679A (ja) | 1993-03-05 |
Family
ID=16669306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215256A Pending JPH0553679A (ja) | 1991-08-27 | 1991-08-27 | 電子計算機装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553679A (ja) |
-
1991
- 1991-08-27 JP JP3215256A patent/JPH0553679A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657634B1 (en) | Dynamic graphics and/or video memory power reducing circuit and method | |
| US5572706A (en) | Electronic equipment having controllable access times for detachable cartridges | |
| EP0348240B1 (en) | Microprocessor equipped with parity control unit on same chip | |
| JPH04302041A (ja) | メモリーのアドレス指定デバイス | |
| JP2000020451A (ja) | 情報処理装置および方法、並びに提供媒体 | |
| JPH0553679A (ja) | 電子計算機装置 | |
| JP2000305743A (ja) | コントローラ、画像出力装置、及び、コントローラの電源／クロック制御方法 | |
| US6651152B1 (en) | Microcomputer including download circuit controlling data download to plurality of memories | |
| EP0473278B1 (en) | Logic apparatus for use with a computing device | |
| JP3079956B2 (ja) | プリンタ | |
| JP2877188B2 (ja) | データ通信監視システム | |
| JPH0542525Y2 (ja) | ||
| JPH11316834A (ja) | 画像形成装置のｉｃ回路装置及びその制御方法 | |
| JP3615306B2 (ja) | 記憶装置アクセスシステム | |
| JPH081631B2 (ja) | Ｄｍａ制御装置 | |
| JP3278593B2 (ja) | レジスタ設定方法およびレジスタ設定方式 | |
| JPH0588774A (ja) | パーソナルコンピユータ | |
| JPH04222009A (ja) | データ処理装置 | |
| JPH11134249A (ja) | メモリ装置およびメモリ装置の制御方法 | |
| JPH10105457A (ja) | メモリ制御システムおよびメモリ制御回路 | |
| JPH11195111A (ja) | 画像処理装置及びその制御方法 | |
| JPH06161619A (ja) | バス−電子機器間の断続制御装置 | |
| JPH07191954A (ja) | マイクロコンピュータシステム | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH0764952A (ja) | フラッシュメモリ内蔵マイクロプログラム制御ユニット |