CN116991624A - 一种芯片的sram-crc检测电路及方法 - Google Patents

一种芯片的sram-crc检测电路及方法 Download PDF

Info

Publication number
CN116991624A
CN116991624A CN202310975384.8A CN202310975384A CN116991624A CN 116991624 A CN116991624 A CN 116991624A CN 202310975384 A CN202310975384 A CN 202310975384A CN 116991624 A CN116991624 A CN 116991624A
Authority
CN
China
Prior art keywords
circuit
sram
cpu
crc detection
crc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310975384.8A
Other languages
English (en)
Inventor
陶长来
徐红如
陈志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yingruichuang Electronic Technology Co Ltd
Original Assignee
Nanjing Yingruichuang Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Yingruichuang Electronic Technology Co Ltd filed Critical Nanjing Yingruichuang Electronic Technology Co Ltd
Priority to CN202310975384.8A priority Critical patent/CN116991624A/zh
Publication of CN116991624A publication Critical patent/CN116991624A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种芯片的SRAM‑CRC检测电路及方法，涉及芯片CRC检测技术领域。检测电路包括：CPU电路、CRC检测电路、SRAM控制信号选择电路和SRAM电路；其中，SRAM控制信号选择电路，分别与CPU电路和CRC检测电路连接，用于当CPU电路正常运行时，选择CPU‑SRAM控制信号控制CPU电路对SRAM电路进行读操作，以及用于当CPU电路暂停运行时，根据SRAM控制选择信号选择CRC‑SRAM控制信号，控制CRC检测电路对SRAM电路进行读写操作。本发明通过CPU电路、CRC检测电路、SRAM控制信号选择电路以及SRAM电路的硬件电路布置，确保在SRAM‑CRC检测时，CPU电路读写SRAM电路和CRC检测电路读SRAM电路不发生冲突。

Description

一种芯片的SRAM-CRC检测电路及方法
技术领域
本发明涉及芯片CRC检测技术领域，特别涉及一种芯片的SRAM CRC检测电路及方法。
背景技术
为了确保功能安全，汽车电子芯片都要不定期对静态随机存取存储器(StaticRandom Access Memory，SRAM)进行循环冗余校验(Cyclic Redundancy Check，CRC)检测。CRC检测电路对SRAM电路进行CRC检测时，CRC检测电路肯定要对SRAM进行读写操作。但是中央处理单元(Central Processing Unit，CPU)运行时，也可能要读写SRAM电路。如果CRC检测电路对SRAM电路进行SRAM-CRC进行检测期间，CPU刚好要访问SRAM电路，则会发生SRAM电路访问冲突，通常做法是在SRAM-CRC检测期间，由特定软件确保CPU不访问SRAM电路。因此，设计一种不需要特定软件处理就能在CRC检测电路进行SRAM-CRC检测期间，确保CPU电路不会访问SRAM电路的SRAM-CRC检测电路是非常有必要的。
发明内容
本发明的目的是提供一种芯片的SRAM-CRC检测电路及方法，用以解决现有技术在SRAM-CRC检测时，需要特定软件才能确保CPU电路不访问SRAM电路。
为实现上述目的，本发明提供了如下方案：
一种芯片的SRAM-CRC检测电路，所述检测电路包括：
CPU电路，用于产生停止状态信号和CPU-SRAM控制信号；
CRC检测电路，与所述CPU电路连接，用于产生停止请求信号和CRC-SRAM控制信号，并根据所述停止状态信号产生SRAM控制选择信号；所述停止请求信号用于使所述CPU电路暂停运行；
SRAM控制信号选择电路，分别与所述CPU电路和所述CRC检测电路连接，用于当所述CPU电路正常运行时，选择CPU-SRAM控制信号控制所述CPU电路对SRAM电路进行读操作，以及用于当所述CPU电路暂停运行时，根据所述SRAM控制选择信号选择所述CRC-SRAM控制信号，控制所述CRC检测电路对SRAM电路进行读写操作。
可选地，当所述CRC检测电路收到SRAM-CRC检测启动命令后，产生所述停止请求信号，请求所述CPU电路暂停运行。
可选地，当所述CRC检测电路检测完毕后，所述CRC检测电路向所述CPU电路发送恢复继续运行请求信号，所述CPU电路正常运行。
一种芯片的SRAM-CRC检测方法，其特征在于，所述检测方法应用于所述的SRAM-CRC检测电路，所述检测方法包括：
CRC检测电路发出停止请求信号使CPU电路暂停运行，CRC检测电路产生SRAM控制选择信号和CRC-SRAM控制信号；
SRAM控制信号选择电路根据SRAM控制选择信号选择所述CRC-SRAM控制信号，控制所述CRC检测电路读SRAM电路，进行SRAM-CRC检测；
当所述CRC检测电路停止SRAM-CRC检测后，向所述CPU电路发送恢复继续运行请求信号，所述CPU电路正常运行；
SRAM控制信号选择电路选择所述CPU电路产生的CPU-SRAM控制信号，控制所述CPU电路读写所述SRAM电路。
可选地，在CRC检测电路发出停止请求信号使CPU电路暂停运行之前，还包括：
所述CPU电路正常运行，产生CPU-SRAM控制信号；
所述SRAM控制信号选择所述CPU-SRAM控制信号，控制所述CPU电路读写所述SRAM电路。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供的一种芯片的SRAM-CRC检测电路及方法，通过CPU电路、CRC检测电路、SRAM控制信号选择电路以及SRAM电路的硬件电路布置，由SRAM控制信号选择电路，选择CPU电路产生的CPU-SRAM控制信号或CRC检测电路产生的CRC-SRAM控制信号，确保CPU电路读写SRAM电路和CRC检测电路读SRAM电路不发生冲突，实现在CRC检测电路对SRAM电路进行SRAM-CRC检测时，CPU电路不会读写SRAM电路的技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的SRAM-CRC检测电路的电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种芯片的SRAM-CRC检测电路及方法，不需软件处理，通过硬件电路实现在CRC检测电路对SRAM电路进行SRAM-CRC检测期间，确保CPU电路不会访问SRAM电路。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
如图1所示，本发明提供了一种芯片的SRAM-CRC检测电路，包括CPU电路1、CRC检测电路2、SRAM控制信号选择电路3和SRAM电路4。
CPU电路1用于产生停止状态信号和CPU-SRAM控制信号。CPU-SRAM控制信号是对SRAM电路4的读写控制信号，读写控制信号包括读写信号、地址信号和数据信号。
CRC检测电路2与CPU电路1连接，用于产生停止请求信号和CRC-SRAM控制信号，并根据停止状态信号产生SRAM控制选择信号；停止请求信号用于使CPU电路1暂停运行。CRC-SRAM控制信号是对SRAM电路4的读控制信号，读控制信号包括读信号、地址信号和数据信号。
SRAM控制信号选择电路3分别与CPU电路1和CRC检测电路2连接，用于当CPU电路1正常运行时，选择CPU-SRAM控制信号控制CPU电路1对SRAM电路4进行读操作，以及用于当CPU电路1暂停运行时，根据SRAM控制选择信号选择CRC-SRAM控制信号，控制CRC检测电路2对SRAM电路4进行读写操作。SRAM电路4与SRAM控制信号选择电路3连接。
进一步地，当CRC检测电路2收到SRAM-CRC检测启动命令后，产生停止请求信号，请求CPU电路1暂停运行。当CRC检测电路2检测完毕后，CRC检测电路2向CPU电路1发送恢复继续运行请求信号，CPU电路1正常运行。
本发明实施例一提供的芯片的SRAM-CRC检测电路的基本工作原理如下：
CPU电路1正常运行时，CRC检测电路2输出的SRAM控制选择信号为低电平，即SRAM控制信号选择电路3选择CPU-SRAM控制信号作为SRAM电路4的控制信号，即CPU电路1可以读写SRAM电路4而CRC检测电路2不能读SRAM电路4。
当CRC检测电路2收到SRAM-CRC检测启动命令后，CRC检测电路2先向CPU电路1发送暂停运行请求即停止请求信号为高电平请求CPU电路1暂停运行，CPU电路1收到此请求后，执行完当前指令后暂停执行下一条指令，并向CRC检测电路2告之CPU电路1已停止运行即停止状态信号输出高电平。CRC检测电路2收到CPU电路1此停止状态信号后，CRC检测电路2输出的SRAM控制选择信号为高电平，即SRAM控制信号选择电路3选择CRC-SRAM控制信号作为SRAM电路4的控制信号即CRC检测电路2可以读SRAM电路4而CPU电路1不可以读写SRAM电路4，然后，CRC检测电路2开始进行SRAM-CRC检测。
CRC检测电路2对SRAM电路4进行SRAM-CRC检测完毕后，CRC检测电路2输出的SRAM控制选择信号为低电平，即SRAM控制信号选择电路3选择CPU-SRAM控制信号作为SRAM电路4的控制信号，即CPU电路1可以读写SRAM电路4而CRC检测电路2不能读SRAM电路4。然后，CRC检测电路2输出的停止请求信号输出低电平即请求CPU电路1恢复继续运行，CPU电路1收到此请求信号后结束暂停运行状态继续运行。
实施例二
针对实施例一提供的芯片的SRAM-CRC检测电路，本发明实施例二提供了一种芯片的SRAM-CRC检测方法。
该检测方法，包括：
步骤1：CRC检测电路2发出停止请求信号使CPU电路1暂停运行，CRC检测电路2产生SRAM控制选择信号和CRC-SRAM控制信号。
进一步地，步骤1具体包括：
步骤11：CPU电路1正常运行，产生CPU-SRAM控制信号。
步骤12：SRAM控制信号选择CPU-SRAM控制信号，控制CPU电路1读写SRAM电路4。
步骤2：SRAM控制信号选择电路3根据SRAM控制选择信号选择CRC-SRAM控制信号，控制CRC检测电路2读SRAM电路4，进行SRAM-CRC检测。
步骤3：当CRC检测电路2停止SRAM-CRC检测后，向CPU电路1发送恢复继续运行请求信号，CPU电路1正常运行。
步骤4：SRAM控制信号选择电路3选择CPU电路1产生的CPU-SRAM控制信号，控制CPU电路1读写SRAM电路4。
本发明提出的芯片的SRAM-CRC检测电路及方法，不需要软件处理，硬件电路确保CPU电路和CRC检测电路访问SRAM电路不发生冲突。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的电路、方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (5)

1.一种芯片的SRAM-CRC检测电路，其特征在于，所述检测电路包括：
CPU电路，用于产生停止状态信号和CPU-SRAM控制信号；
CRC检测电路，与所述CPU电路连接，用于产生停止请求信号和CRC-SRAM控制信号，并根据所述停止状态信号产生SRAM控制选择信号；所述停止请求信号用于使所述CPU电路暂停运行；
SRAM控制信号选择电路，分别与所述CPU电路和所述CRC检测电路连接，用于当所述CPU电路正常运行时，选择CPU-SRAM控制信号控制所述CPU电路对SRAM电路进行读操作，以及用于当所述CPU电路暂停运行时，根据所述SRAM控制选择信号选择所述CRC-SRAM控制信号，控制所述CRC检测电路对SRAM电路进行读写操作。
2.根据权利要求1所述的SRAM-CRC检测电路，其特征在于，当所述CRC检测电路收到SRAM-CRC检测启动命令后，产生所述停止请求信号，请求所述CPU电路暂停运行。
3.根据权利要求1所述的SRAM-CRC检测电路，其特征在于，当所述CRC检测电路检测完毕后，所述CRC检测电路向所述CPU电路发送恢复继续运行请求信号，所述CPU电路正常运行。
4.一种芯片的SRAM-CRC检测方法，其特征在于，所述检测方法应用于权利要求1-3任一项所述的SRAM-CRC检测电路，所述检测方法包括：
CRC检测电路发出停止请求信号使CPU电路暂停运行，CRC检测电路产生SRAM控制选择信号和CRC-SRAM控制信号；
SRAM控制信号选择电路根据SRAM控制选择信号选择所述CRC-SRAM控制信号，控制所述CRC检测电路读SRAM电路，进行SRAM-CRC检测；
当所述CRC检测电路停止SRAM-CRC检测后，向所述CPU电路发送恢复继续运行请求信号，所述CPU电路正常运行；
SRAM控制信号选择电路选择所述CPU电路产生的CPU-SRAM控制信号，控制所述CPU电路读写所述SRAM电路。
5.根据权利要求4所述的SRAM-CRC检测方法，其特征在于，在CRC检测电路发出停止请求信号使CPU电路暂停运行之前，还包括：
所述CPU电路正常运行，产生CPU-SRAM控制信号；
所述SRAM控制信号选择所述CPU-SRAM控制信号，控制所述CPU电路读写所述SRAM电路。
CN202310975384.8A 2023-08-03 2023-08-03 一种芯片的sram-crc检测电路及方法 Pending CN116991624A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310975384.8A CN116991624A (zh) 2023-08-03 2023-08-03 一种芯片的sram-crc检测电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310975384.8A CN116991624A (zh) 2023-08-03 2023-08-03 一种芯片的sram-crc检测电路及方法

Publications (1)

Publication Number Publication Date
CN116991624A true CN116991624A (zh) 2023-11-03

Family

ID=88526215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310975384.8A Pending CN116991624A (zh) 2023-08-03 2023-08-03 一种芯片的sram-crc检测电路及方法

Country Status (1)

Country Link
CN (1) CN116991624A (zh)

Similar Documents

Publication Publication Date Title
JP4198644B2 (ja) 半導体集積回路
JP5947398B2 (ja) 統合データマスキング、データポイズニング及びデータバス反転シグナリング
JP2019075101A (ja) インメモリのコマンド処理方法、これを適用する高帯域幅メモリ（ｈｂｍ）、及びｈｂｍシステム
US10101799B2 (en) System and method for smart power clamping of a redundant power supply
US20090049232A1 (en) Execute-in-place implementation for a nand device
JP2005135407A (ja) 電圧マージニングを使用してコンピュータシステムのコンポーネントをテストするシステムおよび方法
CN116991624A (zh) 一种芯片的sram-crc检测电路及方法
CN111475432B (zh) 一种从机启动控制装置、单总线系统及其控制方法
US20130305000A1 (en) Signal processing circuit
US20200371882A1 (en) Method, Apparatus, Device and Medium for Starting Virtual Machine
JP2005149501A (ja) Ｄｍａを使用して拡張カードでメモリをテストするためのシステムおよび方法
CN116578502A (zh) 访问请求处理装置、处理方法、设备及存储介质
US7350109B2 (en) System and method for testing a memory using DMA
CN116264100A (zh) 快速存储器ecc错误纠正
CN112306218B (zh) 控制装置及调整方法
CN111611104B (zh) 一种InfluxDB数据备份方法、系统及终端设备
US20230091817A1 (en) Protocol buffer-based cache mirroring method
US5357615A (en) Addressing control signal configuration in a computer system
US10985765B2 (en) Apparatus including safety logic
US20050050276A1 (en) System and method for testing a memory
US20200167223A1 (en) Apparatus including safety logic
JP2023508519A (ja) 自動メモリオーバークロック
CN112765924B (zh) 一种芯片验证方法、装置及系统
CN112306206B (zh) 控制装置及调整方法
US20210373766A1 (en) Method facilitating data transmission, apparatus, and storage medium thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination