JP2005135407A - 電圧マージニングを使用してコンピュータシステムのコンポーネントをテストするシステムおよび方法 - Google Patents

Abstract

【課題】コンピュータシステムのコンポーネントで発生する障害を、計画された方法で、望ましくない結果をもたらす前に検知し予測する。
【解決手段】オペレーティングシステム１３２がブートされるプロセッサと、テストモジュール１５０と、テストモジュール１５０に連結されたコンポーネントと、これらに連結された電源とによって構成されたコンピュータシステムにおいて、テストモジュール１５０は、電源に対して動作電圧の上限と下限に対する信号を送り、上限と下限の電圧がコンポーネントに対して供給されるように構成し、オペレーティングシステム１３２がブートされた後に上限と下限の動作電圧の元でのテストがコンポーネントに対して実行される。
【選択図】図１

Description

本発明は、コンピュータシステムのコンポーネントで発生する障害を検知するシステムおよび方法に関する。

コンピュータシステムは、一般に、互いに電気的に接続される複数のコンポーネントを有する。
これらのコンポーネントは、１つまたは複数のプロセッサと、メモリデバイスと、入出力（Ｉ／Ｏ）デバイスと、メモリおよびＩ／Ｏデバイスのコントローラとを含む。
コンピュータシステムにおける１つまたは複数の電源は、通常、システムのコンポーネントに電力を供給する。
一般に、電力は、特定の電圧レベル、たとえば５．０Ｖの一定の直流（ＤＣ）電圧を使用して、コンポーネントに供給される。

コンポーネントの信頼性を確実にしようとして、製造業者は、コンポーネントの公称動作電圧に近い範囲にわたって、コンピュータシステムのコンポーネントをテストすることが多い。
たとえば、製造業者は、コンポーネントの動作電圧の±１０％の範囲にわたって、コンポーネントをテストする場合がある。
コンポーネントを異なる電圧レベルでテストすることにより、製造業者は、さまざまな電圧マージンにおいて障害を起こすコンポーネントを識別することができる。
電圧マージンにおいて障害を起こすコンポーネントは、結局は、動作電圧で障害を起こす可能性があるため、製造業者は、かかるコンポーネントに対し、障害があるものとしてラベル付けする可能性がある。

コンピュータシステムを実際に使用する際に、コンポーネントが障害を起こすことなく動作する電圧の範囲は、時間の経過により、徐々に狭くなる可能性がある。
さらに、電源によってコンポーネントに供給される電圧レベルは、温度または他の環境因子により変化する可能性がある。
環境によっては、コンポーネントに供給される電圧レベルは、コンポーネントの動作可能電圧の範囲外になる場合があり、コンポーネントは障害を起こす可能性がある。
さらに、コンポーネントは、潜在的な欠陥のために、時間の経過により、弱化する可能性がある。
上述したように、これらの欠陥は、電圧マージニングにより、初期に検出されることができる。
コンピュータシステムは、通常、通常動作中に、或る電圧の範囲にわたり、コンポーネントをテストするメカニズムを有していない。
その結果、コンポーネント障害は、コンピュータシステムのクラッシュ等の望ましくない結果をもたらすまで、検出されない可能性がある。

したがって、コンピュータシステムにおけるコンポーネント障害を、それらがシステムの動作中に望ましくない結果をもたらす前に、「計画された」方法で予測できることが望ましい。

１つの例示的な実施形態によれば、オペレーティングシステムがブートされるように構成された第１のプロセッサと、テストモジュールと、テストモジュールに連結されたコンポーネントと、テストモジュールとコンポーネントに連結された電源とを有するコンピュータシステムが供給される。
テストモジュールは、電源に対して第１の信号を供給して、第１の電圧がコンポーネントに対して供給されるように構成され、テストモジュールは、第１の電圧がコンポーネントに供給され、オペレーティングシステムがブートされた後に、第１のテストがコンポーネントに対して実行されるように構成される。
別の実施形態では、かかるテストは、通常のシステム動作中（すなわち、コンピュータがブートされ、オペレーティングシステムおよびアプリケーションを実行している時）に発生してもよい。

好ましい実施形態の以下の詳細な説明では、その一部を形成し、発明を実施することができる特定の実施形態を例として示す添付図面を参照する。
他の実施形態が利用されてもよく、本発明の範囲から逸脱することなく、構造的または論理的変更が行われてもよい、ということを理解しなければならない。
したがって、以下の詳細な説明は、限定する意味でとられるべきではなく、本発明の範囲は、添付の特許請求項によって定義される。

本開示の一態様では、コンピュータシステムは、コンピュータシステムの動作中に、コンピュータシステムのコンポーネントに対して、電圧マージニングテストを実行するように構成されたテストモジュールを含む。
コンポーネントをテストするために、テストモジュールは、コンポーネントがオペレーティングシステムによる使用から割当て解除されるようにし、その後、或る電圧の範囲にわたり、コンポーネントに対するテストを実行する。
テストモジュールは、そのテストに応じて、任意のエラーを検出し、任意のエラーに応じて、矯正動作が実行されるようにする。

図１は、コンピュータシステムのコンポーネントに対して、電圧マージニングテストを実行するテストモジュール１５０を含むコンピュータシステム１００の実施形態を示すブロック図である。
コンピュータシステム１００は、ハンドヘルド、デスクトップ、ノートブック、モバイル、ワークステーションまたはサーバコンピュータ等、いかなるタイプのコンピュータシステムであってもよい。
コンピュータシステム１００は、プロセッサ１１０ａ〜１１０（ｎ）と、中心部電子回路複合体（core electronics complex）１２０と、メモリ１３０と、入出力（Ｉ／Ｏ）デバイス１４０のセットとを有する。
プロセッサ１１０ａ〜１１０（ｎ）は、各々、バス接続１５２のセットを用いて、中心部電子回路複合体１２０に連結される。
バス接続１５２は、システムバスのセットからなる。
中心部電子回路複合体１２０は、それぞれ接続１５４、１５６および１５８を用いて、メモリ１３０と、Ｉ／Ｏデバイス１４０と、テストモジュール１５０とに連結される。
中心部電子回路複合体１２０を、チップセットと呼ばれてもよい。

コンピュータシステム１００は、１つ以上の任意の数のプロセッサ１１０を含む。
本明細書で使用する「１つのプロセッサ１１０」は、プロセッサ１１０ａ〜１１０（ｎ）のうちの任意の１つを指し、「プロセッサ１１０」は、プロセッサ１１０ａ〜１１０（ｎ）のセットを指す。

１つのプロセッサ１１０ａは、キャッシュ１１２に連結され、１つのプロセッサ１１０ｂは、キャッシュ１１４を有する。
キャッシュ１１２および１１４は、命令およびデータ等、いかなるタイプの情報を記憶してもよい。
他のプロセッサ１１０は、いかなるタイプまたは数のキャッシュを有しまたはそれらと動作可能であってもよい。

コンピュータシステム１００はまた、１つまたは複数のプロセッサ１１０によって実行可能なオペレーティングシステム１３２も有する。
電源が入れられるかまたはリセットされることに応じて、１つまたは複数のプロセッサ１１０は、オペレーティングシステム１３２がブートされ実行されるようにする。
プロセッサ１１０は、メモリ１３０を使用してオペレーティングシステム１３２および他のプログラムからの命令を実行する。

中心部電子回路複合体１２０は、１つまたは複数の接続１２８を使用して、Ｉ／Ｏコントローラ１２４のセットに連結されたシステムコントローラ１２２を有する。
システムコントローラ１２２は、メモリコントローラ１２６を有し、このメモリコントローラ１２６は、プロセッサ１１０およびＩ／Ｏデバイス１４０からの書込みおよび読出しトランザクションにそれぞれ応じて、メモリ１３０に情報を記憶し、メモリ１３０から情報を読み出すように構成される。
メモリコントローラ１２６は、メモリ１３０からの情報の読出しに応じて、メモリ１３０に対しメモリスクラビングまたは他のエラー訂正機能を実行するように構成されたハードウェアおよび／またはソフトウェアを有してもよい。

Ｉ／Ｏコントローラ１２４は、１つまたは複数のＩ／Ｏデバイス１４０を管理するように構成されたいかなるタイプおよび数のコントローラを有してもよい。
Ｉ／Ｏコントローラ１２４の例は、ＩＤＥ／ＡＴＡコントローラと、ＳＡＴＡコントローラと、ＰＣＩコントローラと、ＳＣＳＩコントローラと、ＵＳＢコントローラと、ＩＥＥＥ１３９４（ファイヤワイヤ（Firewire））コントローラと、ＰＣＭＣＩＡコントローラと、パラレルポートコントローラと、シリアルポートコントローラとを含む。
一実施形態では、Ｉ／Ｏコントローラ１２４は、システムコントローラ１２２に連結された中間バスと、中間バスに連結されたＰＣＩコントローラと、ＰＣＩコントローラに連結されたＳＣＳＩ、ＩＤＥおよび他のコントローラと、を含む複数のマイクロチップを備える。
本明細書で使用する「１つのＩ／Ｏコントローラ１２４」は、Ｉ／Ｏコントローラ１２４における単一のＩ／Ｏコントローラを指し、「Ｉ／Ｏコントローラ１２４」は、Ｉ／Ｏコントローラ１２４のセットを指す。

メモリ１３０は、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＳＤＲＡＭおよびＤＤＲ ＳＤＲＡＭ等、メモリコントローラ１２６によって管理される任意のタイプのメモリを含む。
システムファームウェア（図示せず）またはオペレーティングシステム１３２からのコマンドに応じて、メモリコントローラ１３０は、情報がハードドライブまたはＣＤ−ＲＯＭドライブ等のＩ／Ｏデバイス１４０からメモリ１３０にロードされるようにしてもよい。

Ｉ／Ｏデバイス１４０は、Ｉ／Ｏコントローラ１２４を使用して、コンピュータシステム１００と通信するように構成されたいかなるタイプおよび数のデバイスを含んでもよい。
各Ｉ／Ｏデバイス１４０は、コンピュータシステム１００の内部であっても外部であってもよく、マザーボード（図示せず）の拡張スロットか、または、コンピュータシステム１００を収納するシャシ（図示せず）のコネクタに連結してもよく、それはさらに１つのＩ／Ｏコントローラ１２４に連結される。
Ｉ／Ｏデバイス１４０は、コンピュータシステム１００が他のコンピュータシステムと通信するのを可能にするように構成されたネットワークデバイス（図示せず）と、情報を記憶するように構成された記憶デバイス（図示せず）とを含んでもよい。
本明細書で使用する「１つのＩ／Ｏデバイス１４０」は、複数のＩ／Ｏデバイス１４０における単一のＩ／Ｏデバイスを指し、「Ｉ／Ｏデバイス１４０」は、Ｉ／Ｏデバイス１４０のセットを指す。

テストモジュール１５０は、コンピュータシステム１００の拡張スロット（図示せず）に連結し、拡張スロットに連結された、Ｉ２Ｃコントローラ等の１つのＩ／Ｏコントローラ１２４を使用して動作する。
テストモジュール１５０は、電圧マージニングを使用して、コンピュータシステム１００の動作中、すなわちオペレーティングシステム１３２がブートされた後、コンピュータシステム１００のコンポーネントに対して、テストが実行されるように動作する。
図１に示す実施形態では、テストモジュール１５０は、電圧マージニングを使用して、プロセッサ１１０およびＩ／Ｏデバイス１４０等のコンポーネントに対して、テストを実行するように構成される。

電圧マージニングは、コンポーネントが動作するように設計される電圧かまたはそれに近い電圧の範囲にわたり、コンポーネントをテストするプロセスを指す。
たとえば、通常５．０Ｖの電圧を使用して動作するコンポーネントは、公称５．０Ｖの±１０％、すなわち４．５Ｖ〜５．５Ｖの範囲にわたって、テストされてもよい。
コンポーネントをテストするために使用される電圧の範囲は、コンポーネントのタイプかまたはコンポーネントの公称動作電圧によって決まってもよい。

電圧マージニングテストを実行するために、テストモジュール１５０は、オペレーティングシステム１３２を用いて、オペレーティングシステム１３２による使用から割当て解除されることをコンポーネントに伝達する。
テストモジュール１５０は、それ自体でテストを周期的に開始してもよく、あるいは、１つのプロセッサ１１０またはオペレーティングシステム１３２からの信号に応じて、テストを開始してもよい。
コンポーネントが割当て解除された後、テストモジュール１５０は、１つまたは複数の選択された電圧がコンポーネントに印加されるようにし、テストがコンポーネントに対して各選択された電圧で実行されるようにする。
何らかのエラーがテストから検出された場合、テストモジュール１５０は、コンポーネントが割当て解除されたままにする、および／または、オペレーティングシステムまたはシステム管理者に対しエラーを通知する等の矯正動作が取られるようにする。

図２ａ、図２ｂおよび図２ｃは、コンピュータシステム１００の選択された部分の実施形態を示すブロック図である。
特に、図２ａ、図２ｂおよび図２ｃは、３つのあり得る方法を示し、これらの方法において、テストモジュール１５０は、コンポーネントがオペレーティングシステム１３２による使用から割当て解除された後に、コンピュータシステム１００におけるテストデバイス２０６と呼ばれるコンポーネントに対して電圧マージニングテストが実行されるように動作する。

図２ａ、図２ｂおよび図２ｃに示す実施形態の各々では、テストモジュール１５０は、接続２１２を用いて、デジタル・アナログ変換器２０２に電圧選択信号を供給することにより、選択された電圧レベルがテストデバイス２０６に対し印加されるようにする。
デジタル・アナログ変換器２０２は、テストモジュール１５０から電圧選択信号を受け取り、その電圧選択信号に応じてトリム信号を生成する。
デジタル・アナログ変換器２０２は、接続２１４を用いて、このトリム信号を電源２０４に供給する。
トリム信号を受け取ることに応じて、電源２０４は、電圧レベルを生成し、接続２１６を用いて、その電圧レベルをテストデバイス２０６に供給する。

選択された電圧レベルが、テストデバイス２０６に印加された後、テストモジュール１５０は、テストがテストデバイス２０６に対して実行されるようにする。

図２ａの実施形態では、テストモジュール１５０は、接続２１８を用いて、テストデバイス２０６と直接つながることにより、テストがテストデバイス２０６に対して実行されるようにする。
接続２１８は、たとえばＰＣＩバスであってもよく、テストモジュール１５０およびテストデバイス２０６は、ＰＣＩデバイスであってもよい。
テストは、テストモジュール１５０によって生成されテストデバイス２０６に供給される一続きの入力またはテストパターンを含む。
テストモジュール１５０は、入力またはテストパターンに応じて、テストデバイス２０６から出力を検出して、選択された電圧でのテストデバイス２０６における障害を検出する。

図２ｂの実施形態では、テストモジュール１５０は、メモリ１３０または別の適当なメモリ（図示せず）を使用して、テストデバイス２０６とつながることにより、テストがテストデバイス２０６に対して実行されるようにする。
テストモジュール１５０は、接続２２２を使用して、メモリ１３０に情報を記憶することにより、テストデバイス２０６に入力またはテストパターンを供給する。
テストデバイス２０６は、接続２２４を使用して情報を受け取り、その情報に応じて出力を生成し、出力をメモリ１３０に記憶する。
テストモジュール１５０は、メモリ１３０からの出力にアクセスして、選択された電圧でのテストデバイス２０６の障害を検出する。

図２ｃの実施形態では、テストモジュール１５０は、１つのプロセッサ１１０がテストデバイス２０６に対してテストを実行するようにする。
テストモジュール１５０は、接続２３２を用いて、１つのプロセッサ１１０に信号を供給することにより、テストを開始する。
テストは、１つのプロセッサ１１０が実行可能なソフトウェアルーチンを含み、この１つのプロセッサ１１０は、接続２３４を用いて、入力またはテストパターンがテストデバイス２０６に供給されるようにする。
テストデバイス２０６は、入力またはテストパターンに応じて、出力を生成し、この出力をメモリ１３０に記憶する。
テストモジュール１５０は、メモリ１３０からの出力にアクセスして、選択された電圧でのテストデバイス２０６における障害を検出する。
別法として、１つのプロセッサ１１０は、メモリ１３０からの出力にアクセスして、テストデバイス２０６における障害を検出し、障害が発生したか否かを示す信号を、テストモジュール１５０に供給してもよい。

テストが、選択された電圧レベルで実行された後、テストモジュール１５０は、別の選択された電圧レベルがテストデバイス２０６に対し印加されるようにし、図２ａ、図２ｂおよび図２ｃに示す実施形態の各々において、この、他の選択された電圧レベルでのテストを実行してもよい。

図３は、電圧マージニングを使用して、テストモジュール１５０により、コンピュータシステム１００のコンポーネントをテストする方法の実施形態を示すフローチャートである。
ブロック３００に示すように、電圧マージニングテストが、オペレーティングシステム１３２またはテストモジュール１５０により、開始される。
電圧マージニングテストは、周期的にスケジュールされてもよく、オペレーティングシステム１３２と対話するユーザによって行われる選択に応じて、スケジュールされてもよい。

ブロック３０２に示すように、テストされるコンポーネントが、オペレーティングシステム１３２による使用から、割当て解除される。
テストモジュール１５０は、オペレーティングシステム１３２に対し、要求または他の信号を送出して、コンポーネントが割当て解除されるようにしてもよい。
オペレーティングシステム１３２は、テストモジュール１５０に対し、信号を返して、コンポーネントが割当て解除されたこと、すなわちコンポーネントがテストモジュール１５０によってテストされることが可能であること示してもよい。
ブロック３０４に示すように、利用可能な場合は、割当て解除されたコンポーネントに置き換わる代用コンポーネントが割り当てられｒる。

ブロック３０６に示すように、電圧マージニングテストが、テストモジュール１５０により、コンポーネントに対して実行される。
テストモジュール１５０は、コンポーネントに連結された電源に対し、選択された電圧をコンポーネントに供給させ、その後コンポーネントの動作をテストする電圧マージニングテストを実行する。
ブロック３０８に示すように、テストモジュール１５０により、コンポーネントにエラーが検出されたか否かの判断が行われる。
エラーを検出するために、テストモジュール１５０は、コンポーネントから受け取ったテスト出力を、予測された出力と比較してもよい。
エラーがコンポーネントで検出された場合、ブロック３１０に示すように、オペレーティングシステム１３２および／またはシステム管理者に通知すること、または、コンポーネントをオフラインのままにすること等の矯正動作が実行される。

エラーがコンポーネントで検出されなかった場合、ブロック３１２に示すように、コンポーネントに対して実行すべきテストがほかにあるか否かが判断される。
コンポーネントに対して実行すべきテストがほかにある場合、図示するように、ブロック３０６の機能が繰り返される。
コンポーネントに対して実行すべきテストがほかにない場合、ブロック３１４に示すように、結果が、テストモジュール１５０により、オペレーティングシステム１３２に報告される。
ブロック３１６に示すように、コンポーネントは、再割当てされる。

図４は、コンピュータシステム１００のコンポーネントに対し、電圧マージニングテストを実行するテストモジュール１５０を含むコンピュータシステム１００の代替実施形態を示すブロック図である。
図４の実施形態では、テストモジュール１５０は、上述したものと実質的に同じように動作する。
しかしながら、図４では、テストモジュール１５０は、中心部電子回路複合体１２０の一部として含まれ、１つのＩ／Ｏコントローラ１２４に連結するか（図４に示すように）またはシステムコントローラ１２２に直接連結する（図示せず）。
図４に示すように、テストモジュール１５０は、コンピュータシステム１００のさまざまな場所に配置されてもよい。

本明細書で説明した実施形態では、テストモジュール１５０とその中のコンポーネントとは、ハードウェア、ソフトウェア、またはハードウェアおよびソフトウェアの任意の組合せからなってもよい。

本明細書において特定の実施形態を例示し説明したが、当業者により、本発明の範囲から逸脱することなく、図示し説明した特定の実施形態を種々の代替および／または等価実施態様に置き換えてもよい、ということが理解されよう。
この出願は、本明細書で説明した特定の実施形態のいかなる適応または変形をも包含することが意図されている。
したがって、この発明は、特許請求の範囲とその等価物とによってのみ限定されることが意図されている。

コンピュータシステムのコンポーネントに対し電圧マージニングテストを実行するテストモジュールを含むコンピュータシステムの実施形態を示すブロック図である。 図１に示すコンピュータシステムの選択された部分の実施形態を示すブロック図である。 図１に示すコンピュータシステムの選択された部分の実施形態を示すブロック図である。 図１に示すコンピュータシステムの選択された部分の実施形態を示すブロック図である。 電圧マージニングを使用してコンピュータシステムのコンポーネントをテストする方法の実施形態を示すフローチャートである。 コンピュータシステムのコンポーネントに対し電圧マージニングテストを実行するテストモジュールを含むコンピュータシステムの代替実施形態を示すブロック図である。

符号の説明

１００ コンピュータシステム
１１０ プロセッサ
１１２、１１４ キャッシュ
１２０ 中心部電子回路複合体
１２２ システムコントローラ
１２４ Ｉ／Ｏコントローラ
１２６ メモリコントローラ
１３０ メモリ
１３２ オペレーティングシステム
１４０ Ｉ／Ｏデバイス
１５０ テストモジュール
２０２ デジタル・アナログ変換器
２０４ 電源
２０６ テストデバイス

Claims (11)

1. コンピュータシステム（１００）であって、
   オペレーティングシステム（１３２）がブートされるように構成された第１のプロセッサ（１１０）と、
   テストモジュール（１５０）と、
   前記テストモジュールに連結されたコンポーネント（２０６）と、
   前記テストモジュールと前記コンポーネントとに連結された電源（２０４）と
   を備え、
   前記テストモジュールは、前記電源に対して第１の信号を供給して、第１の電圧が前記コンポーネントに対して供給されるように構成され、
   前記テストモジュールは、前記第１の電圧が前記コンポーネントに供給され、前記オペレーティングシステムがブートされた後に、第１のテストが前記コンポーネントに対して実行されるように構成される
   コンピュータシステム。
2. 前記テストモジュールは、前記電源に対して第２の信号を供給して、第２の電圧が前記コンポーネントに対して供給されるように構成され、
   前記テストモジュールは、前記第２の電圧が前記コンポーネントに供給され、前記オペレーティングシステムがブートされた後に、第２のテストが前記コンポーネントに対して実行されるように構成される
   請求項１に記載のコンピュータシステム。
3. 前記コンポーネントは、第３の電圧で動作するように構成され、
   前記第１の電圧は、前記第３の電圧より高く、
   前記第２の電圧は、前記第３の電圧より低い
   請求項２に記載のコンピュータシステム。
4. 前記第１の電圧は、前記第３の電圧よりおよそ１０％高く、
   前記第２の電圧は、前記第３の電圧よりおよそ１０％低い
   請求項３に記載のコンピュータシステム。
5. 前記テストモジュールは、前記オペレーティングシステムに対して第２の信号を供給して、前記コンポーネントが前記オペレーティングシステムによる使用から割当て解除されるように構成される
   請求項１に記載のコンピュータシステム。
6. 前記オペレーティングシステムは、前記コンポーネントが前記オペレーティングシステムによる使用から割当て解除されるようにすることに応じて、前記テストモジュールに対し第３の信号を供給するように構成される
   請求項５に記載のコンピュータシステム。
7. 前記テストモジュールは、前記第１のテストが実行されることに応じて、前記コンポーネントにおけるエラーを検出するように構成され、
   前記テストモジュールは、前記エラーを検出することに応じて、前記コンポーネントに関連する矯正動作が実行されるように構成される
   請求項１に記載のコンピュータシステム。
8. コンポーネントは、第２のプロセッサ（１１０）を備える
   請求項１に記載のコンピュータシステム。
9. コンポーネントは、入出力（Ｉ／Ｏ）デバイス（１４０）を備える
   請求項１に記載のコンピュータシステム。
10. コンピュータシステム（１００）において、テストモジュール（１５０）によって実行される方法であって、
    第１のコンポーネント（２０６）がオペレーティングシステム（１３２）による使用から割当て解除されるようにし、
    第１の電圧が前記第１のコンポーネントに印加されるようにし、
    前記第１のコンポーネントに対し第１のテストを実行し、
    前記第１のテストを実行する際に、第１のエラーを検出することに応じて、前記オペレーティングシステムに通知する
    ことを含む方法。
11. 前記第１の電圧とは異なる第２の電圧が、前記第１のコンポーネントに印加されるようにし、
    前記第１のコンポーネントに対し第２のテストを実行し、
    前記第２のテストを実行する際に、第２のエラーを検出することに応じて、前記オペレーティングシステムに通知する
    ことをさらに含む
    請求項１０に記載の方法。

Images