JP2001195160A - バス接続形デバイス - Google Patents
バス接続形デバイスInfo
- Publication number
- JP2001195160A JP2001195160A JP2000003399A JP2000003399A JP2001195160A JP 2001195160 A JP2001195160 A JP 2001195160A JP 2000003399 A JP2000003399 A JP 2000003399A JP 2000003399 A JP2000003399 A JP 2000003399A JP 2001195160 A JP2001195160 A JP 2001195160A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- bus
- usb
- sound source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
源供給を受けて所要の機能動作をするバス接続形デバイ
スに関し、デバイスの機能回路部分が電源断等の電流制
限を受けても、電源の再供給時に速やかにその機能動作
を復帰できるようにすることを目的とする。 【解決手段】このバス接続形デバイスは、信号線と共に
電源線を含むバスに接続されるように構成してあり、こ
の信号線を介し外部装置と通信して動作する。電源供給
を受けて外部装置と通信して機能動作する給電先機能部
と、電源線または商用電源から給電先機能部への電源供
給をオン/オフ制御する電源制御部と、給電先機能部へ
の電源供給が該バス電源線からの電源供給か該商用電源
からの電源供給かを判定する判定手段とを備えている。
バス電源線からの電源供給のときに電源制御部から給電
先機能部への電源供給をオフにする際には、給電先機能
部の状態情報を退避用のメモリ部に退避する。
Description
ニバーサル・シリアル・バス) などの汎用バスから電源
供給を受けて所要の機能動作をするバス接続形デバイス
に関する。
としてIEEE1394、USB(ユニバーサル・シリ
アル・バス)などが良く知られている。このうち、US
Bは、電源用の2本とデータ信号用の2本の計4本の配
線からなるシリアル伝送形のバスであり、周辺機器を最
大127台まで接続できるように設計されている。
各デバイスに対して+5Vの電源を供給するためのもの
であるが、各デバイスは自由に任意量だけ電流を消費で
きるものではなく、以下のモードに従っての電流消費が
義務付けられている。 (1)最大電流100mA以下の消費モード (2)最大電流500mA以下の消費モード (3)最大電流500μA以下のサスペンド消費モード
費モードは、USBでは基準となる電流消費モードであ
り、デバイスがUSBに初めて接続されて電流が供給さ
れたときにバスから消費できる電流は最大100mAと
定義されており、通常動作のために100mA以上の電
流を消費するようなUSBデバイスの場合でも、ホスト
・パーソナルコンピュータ(以下、ホストPCという)
から指示されるまではこの消費モードをとって必ず消費
電流を100mA以下に抑える必要がある。
費モードは、全てのデバイスが持つものではなく、通常
動作のために100mA以上の電流をバスから消費する
必要があるデバイスでのみ必要となるモードである。こ
の消費モードでは、デバイスの構成情報をホストPCに
報告した後、構成時(ホストPCによってデバイスが認
識され使用可能となった状態)に、ホストPCからこの
消費モードの使用を許可されたときからのみ有効とな
る。ホストPCは、USBデバイスが複数接続されてい
る時には、各デバイスの消費電力を計算したうえで、1
00mA以上の電流を消費しても問題がないと判断され
たデバイスに対してのみ、この消費モードに入ることを
許可する。
てのUSBデバイスがサポートしなければならないモー
ドであり、ホストPCがサスペンドするなどの理由で所
定時間(例えば3mS)以上にわたりUSBバス上にバ
ス・アクティビティがない場合にUSBデバイスが自動
的にこれを検出してサスペンド消費モードに入るもの
で、この時にバスから消費できる電流は最大500μA
に制限される。
の電源供給の他に、商用AC電源からACアダプタ電源
等を介して電源供給を受ける機能を持っており、その商
用AC電源を使って電流供給を受けている場合(つまり
USBからの電源供給を利用していない場合)には、上
記の各消費モードの制約はなく、フルスペック(最大性
能)でそのUSBデバイスを動作することができる。も
っとも、かかるタイプのUSBデバイスでも、商用AC
電源を確保できないような場所で使用する場合には、U
SBからの電源供給に依存する必要があり、もちろんそ
の場合には上記各消費モードの制約が生じる。
電機能を備えているため、汎用バスに接続するデバイス
はACアダプタ等の別電源を用意しなくても、ケーブル
1本の接続で動作させることができ、大変に便利なもの
ではあるが、しかし実際に利用するにあたっては上記し
たような消費電流の制限がある。
モードに入ったときや、デバイスの消費電流が通常動作
でその最大電流値を超えてしまうような場合には、デバ
イス内における主たる電流消費を行う機能部分の電源を
オフにして、汎用バスから取り込む電流値を制限する必
要がある。
場合、デバイスの機能回路部分がその動作途中で突然に
電源供給を断たれることになるため、その時点での機能
実現に必要である種々の状態データが電源断とともに失
われ、この結果、たとえ電源供給がレジューム(スタン
バイ状態からの復帰)などで再開されても、デバイスが
正常に動作できないという問題点がある。
のであり、デバイスの機能回路部分が電源断等の電流制
限を受けても、電源の再供給時に速やかにその機能動作
を復帰できるようにすることを目的とする。
解決するために、本発明に係るバス接続形デバイスは、
信号線と共に電源線を含むバスに接続されるように構成
してあり、この信号線を介し外部装置と通信して動作す
る。このバス接続形デバイスは、電源供給を受けて外部
装置と通信して機能動作する給電先機能部と、電源線ま
たは商用電源から給電先機能部への電源供給をオン/オ
フ制御する電源制御部と、給電先機能部への電源供給が
該バス電源線からの電源供給か該商用電源からの電源供
給かを判定する判定手段とを備えている。このバス接続
形デバイスでは、バス電源線からの電源供給のときに電
源制御部から給電先機能部への電源供給をオフにする際
には、給電先機能部の状態情報を退避用のメモリ部に退
避する。したがって、給電先機能部への電源供給を再開
する時には、その退避用メモリ部に退避した状態情報を
再度読み出して給電先機能部に再設定することができ、
よって、給電先機能部は電源供給再開後すみやかに正常
動作に復帰することができる。
先機能部への電源供給量を検知する手段を設け、その検
知結果に応じて給電先機能部において消費電力低減対策
を講じるように構成することができ、これにより、本発
明のバス接続形デバイスは電源供給量が比較的少ないと
きには通常動作時と全く同じ機能動作をし、電源供給量
が増えてバス電源線の最大量に近づいてきたような場合
にだけその機能動作の質等を落として動作できる。
施の形態を説明する。図1には本発明の一実施例として
のバス接続形デバイスが示される。この実施例は、US
Bを用いて電子楽器や音源、シーケンサなどを相互に接
続して動作させるシステムに本発明を適用したものであ
る。図示の実施例は、デバイスはUSBコントロール部
1と音源部2とからなり、USB3の信号線を介して外
部装置(ホストPC)と通信して音源部2にて楽音生成
の動作を行うものである。すなわち、USB3をUSB
コントロール部1を介して音源部2に接続し、この音源
部2に対して、USB3からの信号(制御データ等)を
転送すると共に、USB3からの電源供給も行えるよう
にしたものである。なお、このデバイスでは、商用AC
電源が確保できる場所では、ACアダプタ電源4を利用
して商用AC電源から電源をとることも可能なようにな
っている。
であり、USB3を接続するコネクタとACアダプタ電
源4を接続するコネクタとを備えている。また、このU
SBコントロール部1には音源部2が電源線51と信号
線52からなる配線5を介して接続される。
としては、USB制御CPU10とRAM11が備えら
れ、USB3の2本の信号線はUSB制御CPU10内
のUSBドライバに接続され、また、このUSB制御C
PU10と後述する音源部2側の音源制御メインCPU
20との間にデータを双方向通信できる信号線が接続さ
れている。
の回路としては、ACアダプタ電源4からの電源電圧が
逆流防止用のダイオード14と電源オン/オフ制御用の
FET(電界効果トランジスタ)15と電源線51を介
して、音源部2側に供給されるようになっている。ま
た、このACアダプタ電源4の電源線はリレー12の励
磁コイル12Lを介して接地される。リレー12はその
可動片接点12cがUSB3からの電源線(+5Vのバ
ス電源)に接続され、またメーク接点12aが開放状態
(回路接続先なし)となり、ブレーク接点12bが電流
検知回路13を介してFET15の入力側(ドレイン)
に接続される。また、ACアダプタ電源4の電源線はU
SB制御CPU10のACアダプタ検知用の端子にも接
続されており、これにより、USB制御CPU10はA
Cアダプタ電源4が現在接続されているか否かを検知で
きるようになっている。
モード時にUSB3側の電源から供給される電流の大き
さを検知する回路であり、その検知した電流値はUSB
制御CPU10が認識できるようにその電流検出端子に
送られる。
御CPU10のメイン電源制御端子に接続されており、
FET15は、USB制御CPU10がこのメイン電源
制御端子から出力する電源オン/オフ信号に従って、音
源部2への電源供給をオン/オフする。
ール部1を介して供給される制御データ(MIDIデー
タ等)に基づいて楽音等を生成すると共に、その生成す
る楽音等の音色制御や楽音に付加するエフェクトの制御
などを行う回路であり、USB制御CPU10から受信
した制御データの処理を行う音源制御メインCPU2
0、音源制御メインCPU20からの指示に従って楽音
等の生成・エフェクト付与を行うトーン生成・エフェク
ト部22、トーン生成・エフェクト部22で生成る楽音
の音色情報(パート毎の音色情報など)、エフェクトの
パラメータ、システムパラメータなどを状態情報として
記憶するRAM21、トーン生成・エフェクト部22で
生成した楽音信号を増幅して出力する増幅器23等を含
み構成されている。これら音源制御メインCPU20、
トーン生成・エフェクト部22、増幅器23等はUSB
コントロール部1から電源線51を介して供給された電
源により動作する。
側から電源電圧が供給される場合には、リレー12が励
磁されて、可動片接点12cはメーク接点12a側に接
続切替されており、よってUSB3からの電源線は開放
状態となっている。よって、ACアダプタ電源4からの
電源電圧がダイオード14、FET15、電源線51を
経て音源部2側に給電される。この際、USB制御CP
U10はACアダプタ検知端子にACアダプタ電源4の
電源電圧が印加されることで、現在の電源モードがAC
アダプタ電源4から電源供給されるACアダプタ電源モ
ードであることを認識できる。
が給電されていない場合には、リレー12は励磁され
ず、可動片接点12cはブレーク接点12b側に接続さ
れており、よってUSB3の電源線からの電源電圧が電
流検知回路13を介してFET15の入力側に印加さ
れ、このFET15と電源線51を経て音源部2側に給
電される。この際、USB制御CPU10はACアダプ
タ検知端子に印加されるACアダプタ電源4の電圧がな
くなることで、現在の電源モードがUSB3の電源線か
ら電源供給されるUSB電源モードであることを認識で
き、また電流検知回路13からの検知電流値を電流検知
端子に受けることで、USBコントロール部1および音
源部2に現在給電されている電流の大きさを認識でき
る。
図3に示すフローチャートを参照して説明する。ここ
で、図2はUSBコントロール部1での処理手順を示す
フローチャート、図3は音源部2での処理手順を示すフ
ローチャートである。
順を図2を参照して説明する。装置の電源スイッチがオ
ンにされるとこのフローが開始され、この開始時には、
USB制御CPU10は音源部2への電源供給をOFF
にするようにFET15へ電源オフ信号を出力する(ス
テップS1)。ついで、ACアダプタ検知端子への印加
電圧を調べて、現在の電源モードがACアダプタ電源モ
ードかUSB電源モードかを調べる(ステップS2)。
のACアダプタ電源モードであれば、デバイスは電源の
制御に関しては何ら特別の制御を行う必要はなく、ごく
普通の動作を行えばよい。すなわち、FET15へ電源
オン信号を出力してACアダプタ電源4からの電源電圧
を音源部2に供給し、また現在の電源供給がACアダプ
タ電源4からのものであることを音源制御メインCPU
20に通知する(ステップS13)。次いで、現在の電
源モードがACアダプタ電源モードかUSB電源モード
かを調べ(ステップS14)、デバイスが構成状態とな
っているかを判定する(ステップS15)。
てデバイスが認識され使用可能になった状態をいい、こ
の状態では最大電流500mAまでが許容される。一
方、未構成状態とは、ホストPCと接続され通電はされ
ているものの認識されていない状態、あるいは認識され
ていても使用可能になっていない状態である。この時に
は最大電流100mAまでが許容される。なお、この他
にもスタンバイ状態があり、このスタンバイ状態ではホ
ストPCがスリープ状態となる。なおこの実施例では、
これら構成、未構成、スタンバイの各状態は、USBコ
ントロール部1がホストPCとの間で通信し、ホストP
Cから何れの状態であるかの指示を受けることによって
状態遷移するものとする。
なければ、ステップS14に戻って、現在の電源モード
がACアダプタ電源モードかUSB電源モードかを監視
しつつ、構成状態となるまで待ち、構成状態になれば、
USB3の信号線から逐次に受信した演奏情報を音源部
2に転送していく(ステップS16)。なお、この間
に、電源モードがUSB電源モードになったときには、
後述のステップS3に移行してUSB電源モード時の処
理を行う。
し(ステップS17)、スタンバイ状態でなければ上記
ステップS13以降の処理を繰り返す。スタンバイ状態
となったら、そのスタンバイ状態から復帰したか、すな
わちレジュームとなったかを監視し(ステップS1
8)、レジュームとなるまでこの監視を続ける。レジュ
ームとなったら、前記ステップS13以降の処理を繰り
返す。
バイ状態からの復帰によりCPU立上げを行っている状
態のことで、この場合には、後述するようにRAM11
に退避した音源部2の状態情報を音源部2に再設定する
ことが必要となる。
がUSB電源モードであれば、デバイスが構成状態とな
っているかを判定し(ステップS3)、構成状態でなけ
ればステップS1からの処理を繰り返しつつ、構成状態
となるのを待つ。。構成状態になれば、FET15へ電
源オン信号を出力してUSB3の電源線からの電源電圧
を音源部2に供給し、また現在の電源供給がUSB3の
電源線からのものであること、および現在がレジューム
でないことを音源制御メインCPU20に通知する(ス
テップS4)。
回路13から電流検出端子に入力された検知信号に基づ
いて現在の音源部2の消費電流値を認識し(ステップS
5)、その値を音源制御メインCPU20に通知する
(ステップS6)。次いで、ステップS7でスタンバイ
状態となったか否かを判定し(例えばホストPCが所定
時間以上にわたりUSB3への信号送出を停止すること
でスタンバイ状態となる)、スタンバイ状態でなけれ
ば、USB3の信号線から受信した演奏情報を音源部2
に転送する(ステップS11)。この動作を、電源モー
ドがUSB電源モードである間にわたり繰り返す(ステ
ップS12)。USB電源モードでなくなったら(例え
ばACアダプタ電源4を使用開始した場合など)、装置
をいったんリセットし、ステップS1以降の処理を繰り
返す。
態と判定された場合には、USB制御CPU10は音源
制御メインCPU20に対して状態情報の取得要求を発
行する(ステップS8)。この状態情報は、音源部2で
の現在の音色設定情報(パート毎の音色設定情報など)
やエフェクト設定パラメータ、システムパラメータなど
であり、音源制御メインCPU20がこの状態情報の取
得要求に応じて状態情報をUSB制御CPU10に送信
すると、USB制御CPU10はこの状態情報をRAM
11に格納して保存する(ステップS8)。そして、F
ET15に電源オフ信号を送出して音源部2を電源オフ
の状態にする(ステップS8)。
ンバイ状態からの復帰動作)であるかを判定し(ステッ
プS9)、レジュームであれば、音源部2の電源を立ち
上げるとともにスタンバイ状態時にRAM11に退避し
ていた状態情報を音源部2側に再設定する必要があるか
ら、FET15に電源オン信号を送出して音源部2を電
源オンにするとともに、現在の電源状態(ACアダプタ
電源4かUSB3電源か)と、RAM11に退避してい
た音源の状態情報とを音源制御メインCPU20に送信
する(ステップS10)。この動作を、電源モードがU
SB電源モードである間にわたり繰り返す(ステップS
12)。USB電源モードでなくなったら、装置をいっ
たんリセットし、ステップS1以降の処理を繰り返す。
して説明する。音源部2がUSBコントロール部1から
の電源供給により電源オンにされると、まず、音源部2
内の各レジスタ等の初期化を行い(ステップS21)、
USB制御CPU10から現在の電源モードの通知を待
つ(ステップS22)。電源モードが通知され、それが
ACアダプタ電源モードであれば、ステップS22、S
23、S25をループすることで、電源モード通知の変
化を監視しつつ、音源部2で普通の演奏処理を行う(ス
テップS25)。
源モードが使われている、あるいは上記ステップS2
2、S23、S25のループ中に電源モードがACアダ
プタ電源モードからUSB電源モードに変化するなどし
て、USB制御CPU10からの電源モード通知でUS
B電源モードが通知され(ステップS22)、現在の電
源モードがUSB電源モードとなると(ステップS2
3)、その消費電力に応じた電源制限が必要となる。
する(ステップS24)。現在がレジュームであれば、
USBコントロール部1側に退避した音源の状態情報を
再設定する必要があるから、退避した音源状態情報をU
SB制御CPU10から受信してその状態情報を音源部
2内の所要のレジスタ等に再設定する(ステップS2
6)。
2の現在の消費電流の値を受信し、その電流値の大きさ
に応じて音源部2の動作状態を変化させる(ステップS
28)。具体的には、現在の消費電流iがその最大電流
imax (=500mA)を基準として、 imax −α−β−γ ≦ i < imax −α−β (ただし、α、β、γは正の値)であれば、音源部2の
最大発音数を減らす。すなわち、一般に音源はその発音
チャネル数に応じた大きさの電流消費をするので、例え
ば、最大発音数が16チャネルの音源を8チャネル、4
チャネルとその発音数を減らせば、その分だけ消費電流
を逐次に削減していくことができ、それにより音源部2
の消費電流iを抑制することができる。
流iが imax −α−β ≦ i < imax −α であれば今度は音源制御メインCPU20のDRAMア
クセスステートにウエイトをかける(すなわち、DRA
Mのアクセス速度を落とす)。これによっても音源部2
での消費電流iを抑制できる。
電流iが imax −α ≦ i < imax であれば、今度は音源制御メインCPU20のシステム
クロックの速度を落とし、音源部2での消費電流iを抑
制する。なお、このようにシステムクロックを落とす
と、生成される楽音は明らかに品質が劣るものとなるの
で、この処理は、消費電流iが瞬間的に「最大電流i
max −α」となるような時に瞬間的にのみ行うようにす
れば、その音質の劣化は目立たない。
電流iが imax ≦ i であれば、今度は音源部2の発音を停止して、音源部2
の消費電流がその最大電流値(500mA)を超えるこ
とのないようにする。なお、これ以外の場合(i<i
max −α−β−γ)であれば、通常動作をするようにす
る。
の動作をダイナミックに制御することで、音源部2の消
費電流が最大電流imax に比して比較的に小さい時には
普通のACアダプタ電源による動作時と変わらない音質
の楽音生成を保証し、消費電流が大きくなるに従って、
楽音生成の音質等に与える影響の少ない順の電流低減策
を逐次に取っていくことで、楽音生成に与える影響をで
きるだけ少なくすることができる。
れた演奏情報があれば、その演奏情報に従って楽音生成
する演奏処理を行う(ステップS29)。また、音源制
御メインCPU20は、USBコントロール部1から状
態情報の取得要求があったら、現在の状態情報をUSB
制御CPU10に送信する(ステップS30)。
ール部1がACアダプタ電源4の使用の有無を常時監視
しているので、ACアダプタ電源あるいはバス電源の使
用中に、例えばACアダプタ電源4のプラグが挿される
/抜かれる、ACアダプタ電源4の一次側が挿される/
抜かれるなどして電源モードが変化した場合でも、デバ
イスは自分自身を確実にリセットすることができる。
が可能である。例えば上述の実施例では、デバイスでの
消費電流の大きさに応じて、その消費電流を段階的に分
け、各段階に対して消費電流低減対策をとるように構成
したが、これに限られるものではなく、例えば最大電流
を超えるか否かのみを基準にし、最大電流を超えそうな
場合に前記消費電流低減対策を逐次に重複させるように
とっていくものであってもよい。つまり、例えば発音数
削減、発音数削減+DRAMアクセス速度低減、発音数
削減+DRAMアクセス速度低減+システムクロック速
度低減、・・・のように低減対策を逐次に重複させるこ
とで一層の消費電流低減効果を実現するものであっても
よい。
電力低減対策をとるのではなく、単にUSB電源モード
になったことを契機にして、上述の消費電流低減対策の
いずれかをとるようにしたものであってもよい。
に入るときには音源部2の状態情報をUSBコントロー
ル部1のRAM11に退避するように構成したが、本発
明はこれに限られるものではなく、例えば音源部2に不
揮発性のメモリを用意しておいて、スタンバイ状態に入
るときに音源部2の状態情報をこの不揮発性メモリに退
避するよう構成するものであってもよい。
として音源を備えたものに本発明を適用したが、本発明
はこれに限られるものではなく、電子楽器やシーケンサ
などにも適用できることは勿論のこと、汎用バスから電
源供給を受けて動作する他のあらゆる種類の電子機器に
対しても本発明を適用できることは明白である。
ば、デバイスの機能回路部分が電源断等の電流制限を受
けても、電源の再供給時に速やかにその機能動作を復活
することができる。
のブロック構成を示す図である。
順を示すフローチャートである。
チャートである。
ジスタ) 20 音源制御メインCPU(中央処理装置) 22 トーン生成・エフェクト部 23 増幅器
Claims (2)
- 【請求項1】信号線と共に電源線を含むバスに接続され
該信号線を介し外部装置と通信して動作するバス接続形
デバイスであって、 電源供給を受けて該外部装置と通信して機能動作する給
電先機能部と、 該電源線または商用電源から該給電先機能部への電源供
給をオン/オフ制御する電源制御部と、 該給電先機能部への電源供給が該バス電源線からの電源
供給か該商用電源からの電源供給かを判定する判定手段
とを備え、 該バス電源線からの電源供給のときに該電源制御部から
該給電先機能部への電源供給をオフにする際に、該給電
先機能部の状態情報を退避用のメモリ部に退避するよう
に構成したバス接続形デバイス。 - 【請求項2】上記給電先機能部への電源供給量を検知す
る手段を設け、その検知結果に応じて該給電先機能部に
おいて消費電力低減対策を講じるように構成した請求項
1記載のバス接続形デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000003399A JP4344445B2 (ja) | 2000-01-12 | 2000-01-12 | バス接続形デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000003399A JP4344445B2 (ja) | 2000-01-12 | 2000-01-12 | バス接続形デバイス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001195160A true JP2001195160A (ja) | 2001-07-19 |
JP2001195160A5 JP2001195160A5 (ja) | 2007-02-15 |
JP4344445B2 JP4344445B2 (ja) | 2009-10-14 |
Family
ID=18532351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000003399A Expired - Fee Related JP4344445B2 (ja) | 2000-01-12 | 2000-01-12 | バス接続形デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4344445B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845054B2 (en) * | 2001-08-30 | 2005-01-18 | Micron Technology, Inc. | Zero power chip standby mode |
JP2007306456A (ja) * | 2006-05-15 | 2007-11-22 | Nippon Antenna Co Ltd | ブースタ |
JP2009176190A (ja) * | 2008-01-28 | 2009-08-06 | Sony Optiarc Inc | 周辺機器、周辺機器の動作方法、ホスト機器、ホスト機器の動作方法、電子機器システム |
JP2013166294A (ja) * | 2012-02-15 | 2013-08-29 | Seiko Epson Corp | 印刷装置およびその制御方法 |
-
2000
- 2000-01-12 JP JP2000003399A patent/JP4344445B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845054B2 (en) * | 2001-08-30 | 2005-01-18 | Micron Technology, Inc. | Zero power chip standby mode |
JP2007306456A (ja) * | 2006-05-15 | 2007-11-22 | Nippon Antenna Co Ltd | ブースタ |
JP4614911B2 (ja) * | 2006-05-15 | 2011-01-19 | 日本アンテナ株式会社 | ブースタ |
JP2009176190A (ja) * | 2008-01-28 | 2009-08-06 | Sony Optiarc Inc | 周辺機器、周辺機器の動作方法、ホスト機器、ホスト機器の動作方法、電子機器システム |
JP2013166294A (ja) * | 2012-02-15 | 2013-08-29 | Seiko Epson Corp | 印刷装置およびその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4344445B2 (ja) | 2009-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6591368B1 (en) | Method and apparatus for controlling power of computer system using wake up LAN (local area network) signal | |
US10817043B2 (en) | System and method for entering and exiting sleep mode in a graphics subsystem | |
KR101623756B1 (ko) | 시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법 | |
US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
JPH11184554A (ja) | クロック制御タイプ情報処理装置 | |
US20070050649A1 (en) | Power saving electronic apparatus and method | |
JP2001154763A (ja) | ローカルエリアネットワークボードの省電力装置 | |
WO2019041763A1 (zh) | 供电设备和以太网供电的节能方法 | |
WO2008069230A1 (ja) | 表示システムおよびディスプレイ装置 | |
US20040015733A1 (en) | Power management apparatus, power management method, and power management system | |
JP2001195160A (ja) | バス接続形デバイス | |
US5787293A (en) | Computer incorporating a power supply control system therein | |
JP2013197789A (ja) | 電子装置およびその電源制御方法 | |
KR100403371B1 (ko) | 범용 직렬 버스를 이용한 무선 단말기의 전원 공급 장치및 방법 | |
JP2000341430A (ja) | 通信装置 | |
JP2003114740A (ja) | ハブの電源制御方式および方法 | |
JP2003271269A (ja) | 電子機器、電子機器の省電力化方法 | |
JPH0793061A (ja) | 情報処理装置 | |
JP2004362282A (ja) | ネットワーク機器及びネットワークシステム | |
JP2606591B2 (ja) | 電源投入システム | |
JPH11327705A (ja) | 情報処理装置 | |
JP4265274B2 (ja) | 省電力制御装置 | |
JP2023172456A (ja) | 画像形成装置、通信装置、画像形成システム | |
JPH04209056A (ja) | 通信機能付きパーソナルコンピュータ | |
JPH04167113A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |