JP2023172456A - 画像形成装置、通信装置、画像形成システム - Google Patents

Abstract

【課題】ＵＳＢインターフェイスを介して通信装置と接続される画像形成装置の省電力モードでの消費電力を低減すること。【解決手段】ＵＳＢホスト部５１，５２ａは、通常モードにおいて電力を供給され、省電力モードにおいて電力の供給を停止される。信号入力部５４２および信号出力部５２５は、前記通常モードおよび前記省電力モードのいずれにおいても電力を供給される。前記信号入力部５２４は、通信装置６からＩＤ端子５４４を通じて信号を入力可能である。制御部５０は、前記省電力モードで動作している状況下で通知信号が前記信号入力部５２４に入力されたときに前記通常モードへ移行する。前記信号出力部５２５は、前記通常モードおよび前記省電力モードのいずれにおいても第２制御信号を出力する。前記電圧出力部５５は、前記第１制御信号および前記第２制御信号の少なくとも一方が出力されている場合に定格電圧Ｖ１を出力する。【選択図】図２

Description

本発明は、ＵＳＢインターフェイスを備える画像形成装置、通信装置および画像形成システムに関する。

画像形成装置において、制御部が通常モードまたは省電力モードで動作することが知られている（例えば、特許文献１参照）。

前記制御部は、スリープ条件が成立したときに前記通常モードから前記省電力モードへ移行する。例えば、前記スリープ条件は、プリント要求が受信されない状態が所定時間継続するという条件である。

前記制御部は、前記省電力モードで動作している状況下で情報処理装置からプリント要求を受信したときに、前記省電力モードから前記通常モードへ復帰する。

特開２０２１－３７７０５号公報

ところで、前記画像形成装置がＵＳＢ（Universal Serial Bus）インターフェイスを介して通信装置と接続される場合がある。この場合、前記制御部は、前記通信装置による前記プリント要求の受信に応じて前記省電力モードから前記通常モードへ復帰できることが必要である。

一方、前記省電力モードにおける前記画像形成装置の消費電力を極力低減することが望まれる。

本発明の目的は、ＵＳＢインターフェイスを介して通信装置と接続される画像形成装置の省電力モードでの消費電力を低減できる画像形成装置、通信装置および画像形成システムを提供することにある。

本発明の一の局面に係る画像形成装置は、ＵＳＢインターフェイスと、制御部と、電圧出力部と、を備える。前記ＵＳＢインターフェイスは、ＶＢＵＳ端子、Ｄ＋端子、Ｄ－端子およびＩＤ端子を含む。前記制御部は、前記ＵＳＢインターフェイスに接続された通信装置を制御する。前記電圧出力部は、前記ＶＢＵＳ端子を通じて前記通信装置へ定格電圧を出力可能である。前記制御部は、通常モードまたは前記通常モードよりも消費電力の小さな省電力モードで動作可能である。前記制御部は、ＵＳＢホスト部と、信号入力部と、信号出力部と、を備える。前記ＵＳＢホスト部は、前記通常モードにおいて電力を供給され、前記省電力モードにおいて電力の供給を停止される。前記信号入力部および前記信号出力部は、前記通常モードおよび前記省電力モードのいずれにおいても電力を供給される。前記ＵＳＢホスト部は、前記通常モードにおいて、第１制御信号を出力しつつ前記通信装置によって受信されるプリント要求データを前記Ｄ＋端子および前記Ｄ－端子を通じて取得可能である。前記信号入力部は、前記通信装置から前記ＩＤ端子を通じて信号を入力可能である。前記制御部は、前記省電力モードで動作している状況下で通知信号が前記信号入力部に入力されたときに前記通常モードへ移行する。前記信号出力部は、前記制御部が起動したときに前記第１制御信号が出力された後に第２制御信号を出力し、前記通常モードおよび前記省電力モードのいずれにおいても前記第２制御信号を出力する。前記電圧出力部は、前記第１制御信号および前記第２制御信号の少なくとも一方が出力されている場合に前記定格電圧を出力する。

本発明の他の局面に係る通信装置は、ＵＳＢインターフェイスと、通信部と、通知部と、遅延信号生成部と、プルアップ部と、を備える。前記ＵＳＢインターフェイスは、ＶＢＵＳ端子、Ｄ＋端子、Ｄ－端子およびＩＤ端子を含み、画像形成装置と接続される。前記通信部は、前記画像形成装置から前記ＶＢＵＳ端子を通じて定格電圧を供給されたときに起動信号を出力し、情報処理装置と通信しつつ、前記情報処理装置と前記画像形成装置との間で受け渡しされる通信データの伝送を前記Ｄ＋端子および前記Ｄ－端子を通じて中継する。前記通知部は、前記通信部が前記情報処理装置からデータを受信したときに、前記ＩＤ端子へ通知信号を出力する。前記遅延信号生成部は、前記通知信号を遅延させた遅延信号を出力する。前記プルアップ部は、前記起動信号および前記遅延信号の少なくとも一方が出力されたときに前記Ｄ＋端子の電位を基準電位へプルアップする。

本発明の他の局面に係る画像形成システムは、前記画像形成装置と、前記画像形成装置に接続された前記通信装置と、を備える。

本発明によれば、ＵＳＢインターフェイスを介して通信装置と接続される画像形成装置の省電力モードでの消費電力を低減できる画像形成装置、通信装置および画像形成システムを提供することが可能になる。

図１は、実施形態に係る画像形成システムの構成を示すブロック図である。 図２は、実施形態に係る画像形成システムにおけるＵＳＢインターフェイスに関連する部分の構成を示すブロック図である。

以下、図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。

［画像形成システム１００の構成］
実施形態に係る画像形成システム１００は、画像形成装置１０および通信装置６を含む。画像形成装置１０および通信装置６は、ケーブル７により接続されている。画像形成装置１０は、通信装置６を通じて１つ以上の情報処理装置８と通信可能である。

画像形成装置１０は、プリント装置１、二次記憶装置２、操作ユニット３、起動スイッチ４および制御装置５を備える。

プリント装置１は、プリント処理を実行する。前記プリント処理は、シート９に画像を形成する処理である。例えば、プリント装置１は、電子写真方式またはインクジェット方式で前記プリント処理を実行する。

二次記憶装置２は、コンピューター読み取り可能な不揮発性の記憶装置である。例えば、フラッシュメモリーまたはハードディスクドライブの一方または両方が、二次記憶装置２として採用される。

操作ユニット３は、例えばタッチパネルユニットなどのヒューマンインターフェイス装置である。操作ユニット３は、操作部３ａおよび表示部３ｂを含む。操作部３ａは、人の操作を受け付ける装置である。表示部３ｂは、情報を表示可能なパネル表示装置である。

起動スイッチ４は、画像形成装置１０を休止モードから作動モードへ移行させるための操作を受け付ける操作スイッチである。

制御装置５は、ＣＰＵ（Central Processing Unit）５０およびＲＡＭ（Random Access Memory）５３を含む。ＣＰＵ５０は、二次記憶装置２に記憶されたコンピュータープログラムを実行することにより、各種の制御およびデータ処理を実行する。

ＲＡＭ５３は、コンピューター読み取り可能な揮発性の記憶装置である。ＲＡＭ５３は、ＣＰＵ５０が実行する前記コンピュータープログラムを一次記憶する。さらにＲＡＭ５３は、ＣＰＵ５０が各種の処理を実行する過程で出力および参照するデータを一次記憶する。

例えば、ＣＰＵ５０は、操作ユニット３の表示部３ｂを制御することにより、表示部３ｂに各種の操作画面を表示させる。

さらにＣＰＵ５０は、プリント装置１を制御することにより、プリント装置１に前記プリント処理を実行させる。例えば、ＣＰＵ５０は、通信装置６を通じてプリント要求を受信したときに、プリント装置１に前記プリント処理を実行させる。

ＣＰＵ５０は、通信装置６を制御することにより、通信装置６を通じて情報処理装置８と通信する。通信装置６は、ネットワーク８０を介して情報処理装置８と通信する。ネットワーク８０は、有線ＬＡＮ（Local Area Network）または無線ＬＡＮである。

ＣＰＵ５０は、演算部５１およびＩ／Ｏ５２を含む。演算部５１は、各種のデータ処理を実行する。Ｉ／Ｏ５２は、各種のセンサーまたは通信装置６が出力する信号をデジタルデータへ変換し、そのデジタルデータを演算部５１へ伝送する。さらに、Ｉ／Ｏ５２は、演算部５１から伝送される制御指令を制御信号へ変換し、その制御信号を制御対象の機器へ出力する。

ＣＰＵ５０は、プリント装置１、操作ユニット３および通信装置６を制御する制御部の一例である。ＣＰＵ５０は、通常モードまたは省電力モードで動作する。

ＣＰＵ５０が前記通常モードであるときに、演算部５１は電力を供給される。ＣＰＵ５０が前記省電力モードであるときに、演算部５１は電力の供給を停止される。

ＣＰＵ５０は、前記省電力モードにおいて、前記通常モードよりも小さな消費電力で動作する。

ＣＰＵ５０は、前記通常モードで動作するときに、通信装置６を通じて前記プリント要求を受信すること、および、プリント装置１に前記プリント処理を実行させることが可能である。

ＣＰＵ５０は、スリープ条件が成立したときに前記通常モードから前記省電力モードへ移行する。例えば、前記スリープ条件は、前記プリント要求が受信されない状態が予め定められた時間継続するという条件である。

ＣＰＵ５０は、前記省電力モードで動作している状況下で情報処理装置８から前記プリント要求を受信したときに、前記省電力モードから前記通常モードへ復帰する。

さらにＣＰＵ５０は、前記省電力モードで動作している状況下で起動スイッチ４が操作されたことを検知したときに、前記省電力モードから前記通常モードへ復帰する。

ところで、画像形成装置１０の制御装置５は、ホストインターフェイス５４をさらに備える。ホストインターフェイス５４は、画像形成装置１０のＵＳＢインターフェイスである。ＣＰＵ５０は、ホストインターフェイス５４を介して通信装置６と接続される。ＣＰＵ５０は、ホストインターフェイス５４に接続された通信装置６を制御する。

本実施形態において、ＣＰＵ５０は、通信装置６による前記プリント要求の受信に応じて前記省電力モードから前記通常モードへ復帰できることが必要である。

一方、前記省電力モードにおける画像形成装置１０の消費電力を極力低減することが望まれる。以下、前記省電力モードでの消費電力を低減するための画像形成装置１０および通信装置６構成について説明する。

ＣＰＵ５０のＩ／Ｏ５２は、複数の通常ポート５２ａと複数の特別ポート５２ｂとを含む。複数の通常ポート５２ａおよび複数の特別ポート５２ｂは、それぞれ信号の出力または信号の入力が可能な信号ポートである。

複数の通常ポート５２ａは、ＣＰＵ５０が前記通常モードであるときに電力を供給され、ＣＰＵ５０が前記省電力モードであるときに電力の供給を停止される。

複数の特別ポート５２ｂは、ＣＰＵ５０が前記通常モードおよび前記省電力モードのいずれである場合にも電力を供給される。

本実施形態において、複数の通常ポート５２ａは、第１通常ポート５２１、第２通常ポート５２２および第３通常ポート５２３を含む。また、複数の特別ポート５２ｂは、第１特別ポート５２４および第２特別ポート５２５を含む。

制御装置５は、電圧出力部５５をさらに備える（図２参照）。一方、通信装置６は、主回路６１およびデバイスインターフェイス６２を含む（図１参照）。デバイスインターフェイス６２は、通信装置６のＵＳＢインターフェイスである。

ホストインターフェイス５４は、ＶＢＵＳ端子５４１、Ｄ＋端子５４２、Ｄ－端子５４３、ＩＤ端子５４４および接地端子５４５を含む。接地端子６２５は、画像形成装置１０において接地導体に電気的に接続されている。

デバイスインターフェイス６２も、ＶＢＵＳ端子６２１、Ｄ＋端子６２２、Ｄ－端子６２３、ＩＤ端子６２４および接地端子６２５を含む。

ホストインターフェイス５４およびデバイスインターフェイス６２は、ケーブル７で接続されている。ケーブル７は、ホストインターフェイス５４の５つの端子とデバイスインターフェイス６２の５つの端子とを接続する５本の信号線を含む。

即ち、ケーブル７は、ホストインターフェイス５４のＶＢＵＳ端子５４１、Ｄ＋端子５４２、Ｄ－端子５４３、ＩＤ端子５４４および接地端子５４５と、デバイスインターフェイス６２のＶＢＵＳ端子６２１、Ｄ＋端子６２２、Ｄ－端子６２３、ＩＤ端子６２４および接地端子６２５とを、それぞれ電気的に接続する。

電圧出力部５５は、ホストインターフェイス５４のＶＢＵＳ端子５４１を通じて通信装置６へ定格電圧Ｖ１を出力可能である。ＵＳＢ規格において、定格電圧Ｖ１は５ボルトである。

通信装置６において、定格電圧Ｖ１は、デバイスインターフェイス６２のＶＢＵＳ端子６２１を通じて主回路６１に供給される。

演算部５１は、前記通常モードにおいて、第１通常ポート５２１を通じて第１制御信号Ｃ１１を出力しつつ通信装置６を用いたデータ通信を実行可能である。

演算部５１は、第２通常ポート５２２および第３通常ポート５２３を通じて前記データ通信を実行する。演算部５１、第２通常ポート５２２および第３通常ポート５２３は、ＵＳＢホスト部の一例である。

第２通常ポート５２２および第３通常ポート５２３は、それぞれホストインターフェイス５４のＤ＋端子５４２およびＤ－端子５４３と接続されている。即ち、演算部５１は、ホストインターフェイス５４のＤ＋端子５４２およびＤ－端子５４３を通じて前記データ通信を実行可能である。

前記データ通信は、通信装置６によって情報処理装置８から受信されるプリント要求データを取得することを含む。即ち、演算部５１は、ホストインターフェイス５４のＤ＋端子５４２およびＤ－端子５４３を通じて前記リント要求データを取得可能である。

ＣＰＵ５０の第１特別ポート５２４は、通信装置６からホストインターフェイス５４のＩＤ端子５４４を通じて信号を入力可能である。第１特別ポート５２４は、信号入力部の一例である。

ＣＰＵ５０は、前記省電力モードで動作している状況下で通知信号Ｎ１が第１特別ポート５２４に入力されたときに前記通常モードへ移行する。

通知信号Ｎ１は、ホストインターフェイス５４のＩＤ端子６２４を通じて第１特別ポート５２４へ入力される。第１特別ポート５２４は、ＣＰＵ５０が前記省電力モードで動作しているときも通知信号Ｎ１を入力可能である。

ＣＰＵ５０は、電力を供給されることにより起動する。ＣＰＵ５０が起動したときに、演算部５１は、第２特別ポート５２５を通じて第２制御信号Ｃ１２を出力する。即ち、ＣＰＵ５０が起動したときに、第２特別ポート５２５は第２制御信号Ｃ１２を出力する。第２制御信号Ｃ１２は、第１制御信号Ｃ１１が第１通常ポート５２１から出力された後に第２特別ポート５２５から出力される。

第２特別ポート５２５は、第２制御信号Ｃ１２を出力した後、ＣＰＵ５０の動作モードの変化に関わらず第２制御信号Ｃ１２の出力を継続する。即ち、第２特別ポート５２５は、前記通常モードおよび前記省電力モードのいずれにおいても第２制御信号Ｃ１２を出力する。第２特別ポート５２５は、信号出力部の一例である。

電圧出力部５５は、ＯＲ回路５７および定電圧回路５６を含む。第１制御信号Ｃ１１および第２制御信号Ｃ１２は、ＯＲ回路５７に入力される。

ＯＲ回路５７は、第１制御信号Ｃ１１および第２制御信号Ｃ１２のＯＲ信号を主制御信号Ｃ１として出力する。即ち、ＯＲ回路５７は、第１制御信号Ｃ１１および第２制御信号Ｃ１２の少なくとも一方が出力されている場合にアクティブな主制御信号Ｃ１を出力する。

ＯＲ回路５７の出力端は、定電圧回路５６に接続されている。定電圧回路５６は、アクティブな主制御信号Ｃ１が入力されているときに定格電圧Ｖ１をホストインターフェイス５４のＶＢＵＳ端子５４１へ出力する。

定電圧回路５６は、アクティブな主制御信号Ｃ１が入力されていないときに、定格電圧Ｖ１を出力しない。

従って、電圧出力部５５は、第１制御信号Ｃ１１および第２制御信号Ｃ１２の少なくとも一方が出力されている場合に定格電圧Ｖ１を出力する。前述したように、電圧出力部５５は、ホストインターフェイス５４のＶＢＵＳ端子５４１を通じて通信装置６へ定格電圧Ｖ１を出力する。

一方、通信装置６の主回路６１は、通信回路６３、プルアップ部６４、通知回路６７、および遅延回路６８を含む。通信回路６３は、画像形成装置１０からデバイスインターフェイス６２のＶＢＵＳ端子６２１を通じて定格電圧Ｖ１を供給される。

通信回路６３は、画像形成装置１０から定格電圧Ｖ１を供給されたときに起動信号Ｓ１をプルアップ部６４へ出力する。さらに通信回路６３は、ネットワーク８０を通じて情報処理装置８と通信する。

通信回路６３は、情報処理装置８と通信しつつ、通信データの伝送をデバイスインターフェイス６２のＤ＋端子６２２およびＤ－端子６２３を通じて中継する。前記通信データは、情報処理装置８と画像形成装置１０との間で受け渡しされるデータである。

通知回路６７は、通信回路６３が情報処理装置８からデータを受信したときに、デバイスインターフェイス６２のＩＤ端子６２４へ通知信号Ｎ１を出力する。通知信号Ｎ１は、ケーブル７およびホストインターフェイス５４のＩＤ端子５４４を通じて第１特別ポート５２４へ伝送される。

遅延回路６８は、通知信号Ｎ１を遅延させた遅延信号Ｄ１をプルアップ部６４へ出力する。なお、通信回路６３は通信部の一例である。通知回路６７は通知部の一例である。遅延回路６８は遅延信号生成部の一例である。

プルアップ部６４は、プルアップ回路６５およびＯＲ回路６６を含む。起動信号Ｓ１および遅延信号Ｄ１は、ＯＲ回路６６へ入力される。ＯＲ回路６６は、起動信号Ｓ１および遅延信号Ｄ１のＯＲ信号をプルアップ信号Ｐ１としてプルアップ回路６５へ出力する。

即ち、ＯＲ回路６６は、第１制御信号Ｃ１１および第２制御信号Ｃ１２の少なくとも一方が出力されている場合にアクティブなプルアップ信号Ｐ１を出力する。

プルアップ回路６５は、アクティブなプルアップ信号Ｐ１が入力されたときに、デバイスインターフェイス６２のＤ＋端子６２２の電位を基準電位へプルアップする。プルアップ回路６５は、アクティブなプルアップ信号Ｐ１が入力されてから予め定められた時間が経過したときにＤ＋端子６２２の電位のプルアップを解除する。

即ち、プルアップ部６４は、起動信号Ｓ１および遅延信号Ｄ１の少なくとも一方が出力されたときに、デバイスインターフェイス６２のＤ＋端子６２２の電位を前記基準電位へプルアップする。

以下、画像形成システム１００の動作について説明する。

画像形成装置１０が起動したときに、制御装置５は電力を供給され、ＣＰＵ５０が起動する。ＣＰＵ５０は、起動することにより前記通常モードで動作する。

ＣＰＵ５０が前記通常モードで動作を開始したときに、演算部５１は、第１通常ポート５２１を通じて第１制御信号Ｃ１１を電圧出力部５５へ出力する。これにより、電圧出力部５５は、定格電圧Ｖ１をホストインターフェイス５４のＶＢＵＳ端子５４１へ出力する。

電圧出力部５５により出力された定格電圧Ｖ１は、デバイスインターフェイス６２のＶＢＵＳ端子６２１を通じて通信装置６の主回路６１へ供給される。これにより、通信回路６３、プルアップ部６４、通知回路６７および遅延回路６８は、電力を供給される。

通信回路６３は、定格電圧Ｖ１の供給に応じて起動する。通信回路６３は、起動したときに起動信号Ｓ１をプルアップ部６４へ出力する。これにより、プルアップ部６４は、デバイスインターフェイス６２のＤ＋端子６２２の電位を前記基準電位へプルアップする。

デバイスインターフェイス６２のＤ＋端子６２２の電位が前記基準電位へプルアップされることにより、ホストインターフェイス５４のＤ＋端子５４２の電位も前記基準電位へプルアップされる。

一方、画像形成装置１０の演算部５１は、第２通常ポート５２２の信号の状態を監視する。これにより、演算部５１は、ホストインターフェイス５４のＤ＋端子５４２の電位が前記基準電位へプルアップされたことを検知する。

演算部５１は、ホストインターフェイス５４のＤ＋端子５４２の電位が前記基準電位へプルアップされたことを検知することにより、通信装置６を通じた通信が可能であることを検知する。

また、演算部５１は、第１通常ポート５２１を通じて第１制御信号Ｃ１１を出力した後に、第２特別ポート５２５を通じて第２制御信号Ｃ１２を出力する。例えば、演算部５１は、ホストインターフェイス５４のＤ＋端子５４２の電位が前記基準電位へプルアップされたことを検知したときに、第２制御信号Ｃ１２を出力する。

通信装置６の通信回路６３は、情報処理装置８からデータを受信したときに、通知回路６７へ受信通知を出力する。通知回路６７は、前記受信通知に応じて、通知信号Ｎ１をデバイスインターフェイス６２のＩＤ端子６２４へ出力する。

通知信号Ｎ１は、デバイスインターフェイス６２のＩＤ端子６２４およびホストインターフェイス５４のＩＤ端子５４４を通じて、ＣＰＵ５０の第１特別ポート５２４へ伝送される。

ＣＰＵ５０は、前記通常モードにおいて通知信号Ｎ１の入力は無視する。

通信回路６３は、情報処理装置８から受信されたデータをデバイスインターフェイス６２のＤ＋端子５４２およびＤ－端子５４３を通じて画像形成装置１０へ送信する。さらに通信回路６３は、画像形成装置１０から送信されたデータをデバイスインターフェイス６２のＤ＋端子５４２およびＤ－端子５４３を通じて入力したときに、そのデータを情報処理装置８へ送信する。

画像形成装置１０のＣＰＵ５０は、前記スリープ条件が成立したときに、前記通常モードから前記省電力モードへ移行する。これにより、演算部５１および複数の通常ポート５２ａは、電力の供給を停止される。

しかしながら、第２特別ポート５２５は、第２制御信号Ｃ１２の出力を保持する。即ち、ＣＰＵ５０が前記通常モードから前記省電力モードへ移行した後も、電圧出力部５５から通信装置６への定格電圧Ｖ１の供給が維持される。

従って、ＣＰＵ５０が前記省電力モードで動作しているときに、通信装置６は、情報処理装置８からデータを受信することが可能である。

ＣＰＵ５０が前記省電力モードで動作している状況下で通信回路６３が情報処理装置８からデータを受信したときに、通知回路６７が通知信号Ｎ１を出力する。これにより、通知信号Ｎ１が、デバイスインターフェイス６２のＩＤ端子６２４およびホストインターフェイス５４のＩＤ端子５４４を通じて第１特別ポート５２４へ伝送される。

ＣＰＵ５０が前記省電力モードで動作している状況下で通知信号Ｎ１が第１特別ポート５２４へ入力されたときに、ＣＰＵ５０は、前記省電力モードから前記通常モードへ復帰する。

ＣＰＵ５０が前記省電力モードから前記通常モードへ復帰した後に、演算部５１は、第１通常ポート５２１を通じて第１制御信号Ｃ１１を出力する。この場合、第２制御信号Ｃ１２の出力が維持されているため、定格電圧Ｖ１の出力の状況は変化しない。

ＣＰＵ５０が前記省電力モードから前記通常モードへ復帰したときに、演算部５１は、第１通常ポート５２１を通じて第１制御信号Ｃ１１を出力する。

通信装置６の遅延回路６８は、第１制御信号Ｃ１１の出力に対応するタイミングで、遅延信号Ｄ１を出力する。これにより、プルアップ部６４は、デバイスインターフェイス６２のＤ＋端子６２２の電位を前記基準電位へプルアップする。

遅延回路６８の遅延時間は、ＣＰＵ５０が前記省電力モードから前記通常モードへ復帰し、さらに第１通常ポート５２１が第１制御信号Ｃ１１を出力するのに要する時間に応じて設定される。

ＣＰＵ５０が前記省電力モードから前記通常モードへ復帰した後に、演算部５１は、ホストインターフェイス５４のＤ＋端子５４２の電位が前記基準電位へプルアップされたことを検知する。

演算部５１は、Ｄ＋端子５４２の電位が前記基準電位へプルアップされたことを検知した後に、第１制御信号Ｃ１１を出力しつつ通信装置６を用いた前記データ通信を実行する。

画像形成システム１００が採用されることにより、ＣＰＵ５０は、前記省電力モードにおいて、演算部５１への電力供給を完全に停止することができる。これにより、画像形成装置１０の前記省電力モードでの消費電力を低減することができる。

１ ：プリント装置
２ ：二次記憶装置
３ ：操作ユニット
４ ：起動スイッチ
５ ：制御装置
６ ：通信装置
７ ：ケーブル
１０ ：画像形成装置
５０ ：ＣＰＵ
５１ ：演算部
５２ ：Ｉ／Ｏ
５３ ：ＲＡＭ
５４ ：ホストインターフェイス
５５ ：電圧出力部
５６ ：定電圧回路
５７ ：ＯＲ回路
６１ ：主回路
６２ ：デバイスインターフェイス
６３ ：通信回路
６４ ：プルアップ部
６５ ：プルアップ回路
６６ ：ＯＲ回路
６７ ：通知回路
６８ ：遅延回路
１００ ：画像形成システム

Claims (3)

1. ＶＢＵＳ端子、Ｄ＋端子、Ｄ－端子およびＩＤ端子を含むＵＳＢインターフェイスと、
   前記ＵＳＢインターフェイスに接続された通信装置を制御する制御部と、
   前記ＶＢＵＳ端子を通じて前記通信装置へ定格電圧を出力可能な電圧出力部と、を備え、
   前記制御部は、通常モードまたは前記通常モードよりも消費電力の小さな省電力モードで動作可能であり、
   前記制御部は、
   前記通常モードにおいて電力を供給され、前記省電力モードにおいて電力の供給を停止されるＵＳＢホスト部と、
   前記通常モードおよび前記省電力モードのいずれにおいても電力を供給される信号入力部および信号出力部と、を含み、
   前記ＵＳＢホスト部は、前記通常モードにおいて、第１制御信号を出力しつつ前記通信装置によって受信されるプリント要求データを前記Ｄ＋端子および前記Ｄ－端子を通じて取得可能であり、
   前記信号入力部は、前記通信装置から前記ＩＤ端子を通じて信号を入力可能であり、
   前記制御部は、前記省電力モードで動作している状況下で通知信号が前記信号入力部に入力されたときに前記通常モードへ移行し、
   前記信号出力部は、前記制御部が起動したときに前記第１制御信号が出力された後に第２制御信号を出力し、前記通常モードおよび前記省電力モードのいずれにおいても前記第２制御信号を出力し、
   前記電圧出力部は、前記第１制御信号および前記第２制御信号の少なくとも一方が出力されている場合に前記定格電圧を出力する、画像形成装置。
2. ＶＢＵＳ端子、Ｄ＋端子、Ｄ－端子およびＩＤ端子を含み、画像形成装置と接続されたＵＳＢインターフェイスと、
   前記画像形成装置から前記ＶＢＵＳ端子を通じて定格電圧を供給されたときに起動信号を出力し、情報処理装置と通信しつつ、前記情報処理装置と前記画像形成装置との間で受け渡しされる通信データの伝送を前記Ｄ＋端子および前記Ｄ－端子を通じて中継する通信部と、
   前記通信部が前記情報処理装置からデータを受信したときに、前記ＩＤ端子へ通知信号を出力する通知部と、
   前記通知信号を遅延させた遅延信号を出力する遅延信号生成部と、
   前記起動信号および前記遅延信号の少なくとも一方が出力されたときに前記Ｄ＋端子の電位を基準電位へプルアップするプルアップ部と、を備える通信装置。
3. 請求項１に記載の画像形成装置と、
   前記画像形成装置に接続された請求項２に記載の通信装置と、を備える画像形成システム。