JP2737571B2 - フロッピィ・ディスク・コントローラ - Google Patents
フロッピィ・ディスク・コントローラInfo
- Publication number
- JP2737571B2 JP2737571B2 JP4268735A JP26873592A JP2737571B2 JP 2737571 B2 JP2737571 B2 JP 2737571B2 JP 4268735 A JP4268735 A JP 4268735A JP 26873592 A JP26873592 A JP 26873592A JP 2737571 B2 JP2737571 B2 JP 2737571B2
- Authority
- JP
- Japan
- Prior art keywords
- standby
- floppy disk
- control
- motor
- host system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明はフロッピィ・ディスク・
コントローラに関し、特にスタンバイ機能を備えたフロ
ッピィ・ディスク・コントローラに関する。
コントローラに関し、特にスタンバイ機能を備えたフロ
ッピィ・ディスク・コントローラに関する。
【０００２】
【従来の技術】従来、スタンバイ機能を有し内部クロッ
クを停止することができるフロッピィ・ディスク・コン
トローラ（ＦＤＣ）は、データ・レジスタ（ＤＴＲ）や
内部回路等を用いて構成されている。
クを停止することができるフロッピィ・ディスク・コン
トローラ（ＦＤＣ）は、データ・レジスタ（ＤＴＲ）や
内部回路等を用いて構成されている。
【０００３】図３は従来の一例を示すＦＤＣのブロック
図である。図３に示すように、従来のＦＤＣ１ａは内部
回路７と、この内部回路７とホスト・システムとの間で
インタフェース部２を介しデータおよび命令の受渡しを
行うデータ・レジスタ（ＤＴＲ）４と、ホスト・システ
ムがフロッピィ・ディスク・ドライブ（ＦＤＤ）のモー
タのオン／オフを制御するためのポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３などを備えたディジタル・アウ
トプット・レジスタ（ＤＯＲ）３と、前述したＤＴＲ４
にスタンバイ・モードに入るための命令が書き込まれた
ときに内部バス５を介してその命令を検出し且つＦＤＣ
１ａをスタンバイ状態にするためのスタンバイ制御信号
ＳＴＢＹを出力するスタンバイ制御回路１０とを有して
いる。かかるＦＤＣ１ａにおいて、ホスト・システムが
スタンバイ命令を発行したとき、スタンバイ制御回路１
０がその命令を検出してスタンバイ制御信号ＳＴＢＹを
アクティブにする。次に、そのスタンバイ制御信号ＳＴ
ＢＹに基づき内部回路７は内部クロックを停止させるの
で、ＦＤＣ１ａはスタンバイ状態になる。
図である。図３に示すように、従来のＦＤＣ１ａは内部
回路７と、この内部回路７とホスト・システムとの間で
インタフェース部２を介しデータおよび命令の受渡しを
行うデータ・レジスタ（ＤＴＲ）４と、ホスト・システ
ムがフロッピィ・ディスク・ドライブ（ＦＤＤ）のモー
タのオン／オフを制御するためのポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３などを備えたディジタル・アウ
トプット・レジスタ（ＤＯＲ）３と、前述したＤＴＲ４
にスタンバイ・モードに入るための命令が書き込まれた
ときに内部バス５を介してその命令を検出し且つＦＤＣ
１ａをスタンバイ状態にするためのスタンバイ制御信号
ＳＴＢＹを出力するスタンバイ制御回路１０とを有して
いる。かかるＦＤＣ１ａにおいて、ホスト・システムが
スタンバイ命令を発行したとき、スタンバイ制御回路１
０がその命令を検出してスタンバイ制御信号ＳＴＢＹを
アクティブにする。次に、そのスタンバイ制御信号ＳＴ
ＢＹに基づき内部回路７は内部クロックを停止させるの
で、ＦＤＣ１ａはスタンバイ状態になる。
【０００４】図４は従来の他の例を示すＦＤＣのブロッ
ク図である。図４に示すように、ＦＤＣ１ａは内部回路
７と、この内部回路７とホスト・システムとの間でデー
タおよび命令の受渡しを行うＤＴＲ４と、ホスト・シス
テムがフロッピィ・ディスク・ドライブ（ＦＤＤ）のモ
ータのオン／オフを制御するためのポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３等を備えたＤＯＲ３と、ホスト
・システムがＦＤＣ１ａをスタンバイ状態にするための
ポートＳＢ等を備えたＤＯＲ３と、ホスト・システムが
ＦＤＣ１ａをスタンバイ状態にするためのポートＳＢ等
を備えたデータ・レート・レジスタ（ＤＲＲ）８とを有
している。この場合もホスト・システムがＦＤＣ１ａを
スタンバイ状態にするために、インタフェース部２を介
してＤＲＲ８の該当ビットＳＢに論理レベル“１”を書
き込む。このＳＢビットに“１”を書き込んだとき、そ
のビットに基づいてスタンバイ制御信号ＳＴＢＹがアク
ティブになり、それによって内部回路７の内部クロック
が停止するので、ＦＤＣ１ａはスタンバイ状態になる。
ク図である。図４に示すように、ＦＤＣ１ａは内部回路
７と、この内部回路７とホスト・システムとの間でデー
タおよび命令の受渡しを行うＤＴＲ４と、ホスト・シス
テムがフロッピィ・ディスク・ドライブ（ＦＤＤ）のモ
ータのオン／オフを制御するためのポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３等を備えたＤＯＲ３と、ホスト
・システムがＦＤＣ１ａをスタンバイ状態にするための
ポートＳＢ等を備えたＤＯＲ３と、ホスト・システムが
ＦＤＣ１ａをスタンバイ状態にするためのポートＳＢ等
を備えたデータ・レート・レジスタ（ＤＲＲ）８とを有
している。この場合もホスト・システムがＦＤＣ１ａを
スタンバイ状態にするために、インタフェース部２を介
してＤＲＲ８の該当ビットＳＢに論理レベル“１”を書
き込む。このＳＢビットに“１”を書き込んだとき、そ
のビットに基づいてスタンバイ制御信号ＳＴＢＹがアク
ティブになり、それによって内部回路７の内部クロック
が停止するので、ＦＤＣ１ａはスタンバイ状態になる。
【０００５】
【発明が解決しようとする課題】上述した従来のＦＤＣ
は、ホスト・システムがスタンバイ命令を発行するか、
またはホスト・システムがスタンバイ制御ポート（Ｓ
Ｂ）へ論理レベル“１”をセットするかしている。従っ
て、ＦＤＣはスタンバイ状態になるためにホスト・シス
テムによる制御が必須である。
は、ホスト・システムがスタンバイ命令を発行するか、
またはホスト・システムがスタンバイ制御ポート（Ｓ
Ｂ）へ論理レベル“１”をセットするかしている。従っ
て、ＦＤＣはスタンバイ状態になるためにホスト・シス
テムによる制御が必須である。
【０００６】しかるに、ホスト・システムはシステムを
構成する全ての装置の制御を行う必要があるため、ホス
ト・システム側からＦＤＣに対しての制御はできるだけ
簡潔に行わねばらならない。このホスト・システムの制
御プログラムにおいては、ＦＤＣがスタンバイ状態にあ
るかどうかという情報およびＦＤＤのモータはオン／オ
フであるかという情報についての識別を行っている。従
って、ホスト・システムはＦＤＣのスタンバイ状態を制
御する必要があるため、制御プログラムが複雑になり、
消費電力も大きくなるという欠点がある。
構成する全ての装置の制御を行う必要があるため、ホス
ト・システム側からＦＤＣに対しての制御はできるだけ
簡潔に行わねばらならない。このホスト・システムの制
御プログラムにおいては、ＦＤＣがスタンバイ状態にあ
るかどうかという情報およびＦＤＤのモータはオン／オ
フであるかという情報についての識別を行っている。従
って、ホスト・システムはＦＤＣのスタンバイ状態を制
御する必要があるため、制御プログラムが複雑になり、
消費電力も大きくなるという欠点がある。
【０００７】本発明の目的は、かかるスタンバイ制御を
行うための制御プログラムを簡略化するとともに、低消
費電力化を実現することのできるＦＤＣを提供すること
にある。
行うための制御プログラムを簡略化するとともに、低消
費電力化を実現することのできるＦＤＣを提供すること
にある。
【０００８】
【課題を解決するための手段】本発明のフロッピィ・デ
ィスク・コントローラは、フロッピィ・ディスク・ドラ
イブの制御を行うとともに、一時的に内部の動作クロッ
クを止めて動作を停止するスタンバイ機能を備えたフロ
ッピィ・ディスク・コントローラにおいて、前記フロッ
ピィ・ディスク・ドライブのモータのオン／オフを制御
するためのポートを有するホスト・システムから書き込
み可能なレジスタと、前記モータのオン／オフを制御す
るためのポートの出力から全てのフロッピィ・ディスク
・ドライブのモータが停止されていることを検出するこ
とによりスタンバイ状態にさせるための制御信号を出力
する制御回路とを有して構成される。
ィスク・コントローラは、フロッピィ・ディスク・ドラ
イブの制御を行うとともに、一時的に内部の動作クロッ
クを止めて動作を停止するスタンバイ機能を備えたフロ
ッピィ・ディスク・コントローラにおいて、前記フロッ
ピィ・ディスク・ドライブのモータのオン／オフを制御
するためのポートを有するホスト・システムから書き込
み可能なレジスタと、前記モータのオン／オフを制御す
るためのポートの出力から全てのフロッピィ・ディスク
・ドライブのモータが停止されていることを検出するこ
とによりスタンバイ状態にさせるための制御信号を出力
する制御回路とを有して構成される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の一実施例を示すＦＤＣのブ
ロック図である。図１に示すように、本実施例のＦＤＣ
１はホスト・システムが各フロッピィ・ディスク・ドラ
イブ（ＦＤＤ）のモータのオン／オフを制御するための
ポートＭＥ０，ＭＥ１，ＭＥ２およびＭＥ３を備えたデ
ィジタル・アウトプット・レジスタ（ＤＯＲ）３と、ホ
スト・システムとの間でインタフェース部２を介し命令
およびデータの授受を行うデータ・レジスタ（ＤＴＲ）
４と、ＤＯＲ３のモータ制御用の各ポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３の状態がすべて論理レベル
“０”となり、且つすべてのＦＤＤモータが停止状態に
ある時にそれを検出してＦＤＣ１をスタンバイ状態にす
るためのスタンバイ制御信号ＳＴＢＹをアクティブにす
るＮＯＲ回路６と、ホスト・システムからの命令により
ＦＤＤの制御を行うとともに、スタンバイ制御信号ＳＴ
ＢＹに基づき内部クロックを停止してスタンバイ状態に
なる内部回路７とを有している。また、ＤＴＲ４と内部
回路７とは８ビットの内部バス５により接続されてい
る。
ロック図である。図１に示すように、本実施例のＦＤＣ
１はホスト・システムが各フロッピィ・ディスク・ドラ
イブ（ＦＤＤ）のモータのオン／オフを制御するための
ポートＭＥ０，ＭＥ１，ＭＥ２およびＭＥ３を備えたデ
ィジタル・アウトプット・レジスタ（ＤＯＲ）３と、ホ
スト・システムとの間でインタフェース部２を介し命令
およびデータの授受を行うデータ・レジスタ（ＤＴＲ）
４と、ＤＯＲ３のモータ制御用の各ポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３の状態がすべて論理レベル
“０”となり、且つすべてのＦＤＤモータが停止状態に
ある時にそれを検出してＦＤＣ１をスタンバイ状態にす
るためのスタンバイ制御信号ＳＴＢＹをアクティブにす
るＮＯＲ回路６と、ホスト・システムからの命令により
ＦＤＤの制御を行うとともに、スタンバイ制御信号ＳＴ
ＢＹに基づき内部クロックを停止してスタンバイ状態に
なる内部回路７とを有している。また、ＤＴＲ４と内部
回路７とは８ビットの内部バス５により接続されてい
る。
【００１１】かかるＦＤＣ１において、通常の動作状態
では、ＦＤＣ１のＤＯＲ３のＭＥ０，ＭＥ１，ＭＥ２お
よびＭＥ３のモータ制御用ポートのうち少なくとも１ビ
ットがホスト・システムから“１”にセットされてい
る。このため、該当するＦＤＤのモータが回転し、ＦＤ
Ｃ１はそのＦＤＤに対して読み出し／書き込みを行って
いる。しかし、ホスト・システムがＦＤＣ１のＤＯＲ３
のモータ制御用ポートＭＥ０，ＭＥ１，ＭＥ２およびＭ
Ｅ３をすべて“０”にすると、すべてのＦＤＤは停止す
るので、ＦＤＣ１はＦＤＤに対して読み出し／書き込み
の制御を行っていない状態になる。このとき、ＦＤＣ１
はホスト・システムからのスタンバイ制御命令もしくは
スタンバイ制御ポートへの“１”のセットなどが行われ
なくても、ＤＯＲ３のモータ制御用ポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３がすべて“０”であるため、ス
タンバイ制御信号ＳＴＢＹをアクティブにし、内部回路
７における内部クロックを停止してスタンバイ状態にな
る。
では、ＦＤＣ１のＤＯＲ３のＭＥ０，ＭＥ１，ＭＥ２お
よびＭＥ３のモータ制御用ポートのうち少なくとも１ビ
ットがホスト・システムから“１”にセットされてい
る。このため、該当するＦＤＤのモータが回転し、ＦＤ
Ｃ１はそのＦＤＤに対して読み出し／書き込みを行って
いる。しかし、ホスト・システムがＦＤＣ１のＤＯＲ３
のモータ制御用ポートＭＥ０，ＭＥ１，ＭＥ２およびＭ
Ｅ３をすべて“０”にすると、すべてのＦＤＤは停止す
るので、ＦＤＣ１はＦＤＤに対して読み出し／書き込み
の制御を行っていない状態になる。このとき、ＦＤＣ１
はホスト・システムからのスタンバイ制御命令もしくは
スタンバイ制御ポートへの“１”のセットなどが行われ
なくても、ＤＯＲ３のモータ制御用ポートＭＥ０，ＭＥ
１，ＭＥ２およびＭＥ３がすべて“０”であるため、ス
タンバイ制御信号ＳＴＢＹをアクティブにし、内部回路
７における内部クロックを停止してスタンバイ状態にな
る。
【００１２】図２は本発明の他の実施例を示すＦＤＣの
ブロック図である。尚、本実施例は図１と同一の部分に
ついては同一の符号を付しその部分の説明を省略する。
ブロック図である。尚、本実施例は図１と同一の部分に
ついては同一の符号を付しその部分の説明を省略する。
【００１３】図２に示すように、本実施例はＤＯＲ３お
よびＤＴＲ４と、ホスト・システムがＦＤＣ１をスタン
バイ状態にするためのポートＳＢなどを備えたＤＲＲ８
と、ＤＯＲ３のモータ制御ポートＭＥ０，ＭＥ１，ＭＥ
２およびＭＥ３の出力からスタンバイ制御信号を発生す
るＮＯＲ回路６と、このＮＯＲ回路６の出力およびＤＲ
Ｒ８のＳＢポート出力の論理和をとるＯＲ回路９と、Ｄ
ＴＲ４との間で内部バス５を介しデータ転送を行う内部
回路７とを有する。本実施例では、このＯＲ回路９の出
力が内部回路７へのスタンバイ制御信号ＳＴＢＹとなっ
ている点が前述した一実施例と異なっている。従って、
上述したＤＯＲ３のモータ制御用ポートの状態により、
ＦＤＣ１をスタンバイ状態にすることも可能であり、ま
たホスト・システムからの制御によってＦＤＣ１をスタ
ンバイ状態にすることも可能になる。
よびＤＴＲ４と、ホスト・システムがＦＤＣ１をスタン
バイ状態にするためのポートＳＢなどを備えたＤＲＲ８
と、ＤＯＲ３のモータ制御ポートＭＥ０，ＭＥ１，ＭＥ
２およびＭＥ３の出力からスタンバイ制御信号を発生す
るＮＯＲ回路６と、このＮＯＲ回路６の出力およびＤＲ
Ｒ８のＳＢポート出力の論理和をとるＯＲ回路９と、Ｄ
ＴＲ４との間で内部バス５を介しデータ転送を行う内部
回路７とを有する。本実施例では、このＯＲ回路９の出
力が内部回路７へのスタンバイ制御信号ＳＴＢＹとなっ
ている点が前述した一実施例と異なっている。従って、
上述したＤＯＲ３のモータ制御用ポートの状態により、
ＦＤＣ１をスタンバイ状態にすることも可能であり、ま
たホスト・システムからの制御によってＦＤＣ１をスタ
ンバイ状態にすることも可能になる。
【００１４】本実施例では、上述した一実施例のスタン
バイ制御方式と従来のホスト・システムからのスタンバ
イ制御方式の双方の制御方式に対応しているため、従来
のホスト・システムにおいても、従来のＦＤＣから本発
明のＦＤＣに変更するだけで、システムのプログラムお
よびその他の制御装置の変更無しに本発明の方式を利用
したスタンバイ制御が可能になる。
バイ制御方式と従来のホスト・システムからのスタンバ
イ制御方式の双方の制御方式に対応しているため、従来
のホスト・システムにおいても、従来のＦＤＣから本発
明のＦＤＣに変更するだけで、システムのプログラムお
よびその他の制御装置の変更無しに本発明の方式を利用
したスタンバイ制御が可能になる。
【００１５】尚、本実施例は前述した従来例におけるＤ
ＯＲとＤＲＲのＳＢポートによるスタンバイ制御方式と
の論理和をスタンバイ制御信号としている。しかしなが
ら、スタンバイ制御回路を用いる場合には、スタンバイ
命令がホスト・システムから発行されたときに、スタン
バイ制御回路からのスタンバイ制御信号とスタンバイ命
令との論理和を内部回路へのスタンバイ制御信号ＳＴＢ
Ｙとすることも同様に実現することができる。
ＯＲとＤＲＲのＳＢポートによるスタンバイ制御方式と
の論理和をスタンバイ制御信号としている。しかしなが
ら、スタンバイ制御回路を用いる場合には、スタンバイ
命令がホスト・システムから発行されたときに、スタン
バイ制御回路からのスタンバイ制御信号とスタンバイ命
令との論理和を内部回路へのスタンバイ制御信号ＳＴＢ
Ｙとすることも同様に実現することができる。
【００１６】
【発明の効果】以上説明したように、本発明のフロッピ
ィ・ディスク・コントローラは、ホスト・システムから
のスタンバイ状態に関する制御がなくても、フロッピィ
・ディスク・コントローラ自体がフロッピィ・ディスク
・ドライブのモータのオン／オフを制御するためのポー
トを有するレジスタの該当するポートの状態を検出して
自動的にスタンバイ制御信号を発生してスタンバイ状態
にすることにより、ホスト・システムの制御プログラム
からスタンバイ状態に関する制御を不要にするので、ホ
スト・システムの制御プログラムを簡潔にすることがで
きるという効果がある。
ィ・ディスク・コントローラは、ホスト・システムから
のスタンバイ状態に関する制御がなくても、フロッピィ
・ディスク・コントローラ自体がフロッピィ・ディスク
・ドライブのモータのオン／オフを制御するためのポー
トを有するレジスタの該当するポートの状態を検出して
自動的にスタンバイ制御信号を発生してスタンバイ状態
にすることにより、ホスト・システムの制御プログラム
からスタンバイ状態に関する制御を不要にするので、ホ
スト・システムの制御プログラムを簡潔にすることがで
きるという効果がある。
【００１７】また、最近のノートブック・タイプのパー
ソナル・コンピュータ等においては、システムの低消費
電力化が要望され、そのためにフロッピィ・ディスク・
コントローラに対してもきめ細かなスタンバイ状態の制
御が必要となっている。本発明はホスト・システムがス
タンバイ状態を制御するよりも、フロッピィ・ディスク
・ドライブのモータの制御状態をコントローラ自体が検
出して自分自身のスタンバイ状態を制御することによ
り、よりきめ細かなスタンバイ制御を可能にするので、
低消費電力化を実現することができるという効果があ
る。
ソナル・コンピュータ等においては、システムの低消費
電力化が要望され、そのためにフロッピィ・ディスク・
コントローラに対してもきめ細かなスタンバイ状態の制
御が必要となっている。本発明はホスト・システムがス
タンバイ状態を制御するよりも、フロッピィ・ディスク
・ドライブのモータの制御状態をコントローラ自体が検
出して自分自身のスタンバイ状態を制御することによ
り、よりきめ細かなスタンバイ制御を可能にするので、
低消費電力化を実現することができるという効果があ
る。
【図１】本発明の一実施例を示すＦＤＣのブロック図で
ある。
ある。
【図２】本発明の他の実施例を示すＦＤＣのブロック図
である。
である。
【図３】従来の一例を示すＦＤＣのブロック図である。
【図４】従来の他の例を示すＦＤＣのブロック図であ
る。
る。
１ フロッピィ・ディスク・コントローラ（ＦＤＣ） ２ インタフェース部 ３ ディジタル・アウトプット・レジスタ（ＤＯＲ） ４ データ・レジスタ（ＤＴＲ） ５ 内部バス ６ ＮＯＲ回路 ７ 内部回路 ８ データ・レート・レジスタ（ＤＲＲ） ９ ＯＲ回路 ＳＴＢＹ スタンバイ制御信号 ＭＥ０〜ＭＥ３ フロッピィ・ディスク・ドライブの
モータ制御ポート ＳＢ スタンバイ制御ポート
モータ制御ポート ＳＢ スタンバイ制御ポート
Claims (2)
- 【請求項１】 フロッピィ・ディスク・ドライブの制御
を行うとともに、一時的に内部の動作クロックを止めて
動作を停止するスタンバイ機能を備えたフロッピィ・デ
ィスク・コントローラにおいて、前記フロッピィ・ディ
スク・ドライブのモータのオン／オフを制御するための
ポートを有するホスト・システムから書き込み可能なレ
ジスタと、前記モータのオン／オフを制御するためのポ
ートの出力から全てのフロッピィ・ディスク・ドライブ
のモータが停止されていることを検出することによりス
タンバイ状態にさせるための制御信号を出力する制御回
路とを有することを特徴とするフロッピィ・ディスクコ
ントローラ。 - 【請求項２】 インタフェース部を介し外部とデータお
よび命令の受渡しを行うデータ・レジスタと、モータの
オン／オフを制御するための複数のポートを備えたデー
タ・アウトプット・レジスタと、前記複数のポートから
のデータに基づきスタンバイ制御信号を作成する論理ゲ
ートと、前記スタンバイ制御信号により前記データ・レ
ジスタとの間でデータ転送を行う内部回路とを有するこ
とを特徴とするフロッピィ・ディスク・コントローラ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268735A JP2737571B2 (ja) | 1992-10-07 | 1992-10-07 | フロッピィ・ディスク・コントローラ |
| US08/131,700 US5530876A (en) | 1992-10-07 | 1993-10-05 | Floppy disk controller incorporating standby signal generating functions for moving the control from an operational mode to a standby mode if predetermined drive conditions exist |
| KR1019930020701A KR970002380B1 (ko) | 1992-10-07 | 1993-10-07 | 플로피 디스크 제어기 |
| EP93116258A EP0591973B1 (en) | 1992-10-07 | 1993-10-07 | Floppy disk controller incorporating standby signal generating function |
| DE69316132T DE69316132T2 (de) | 1992-10-07 | 1993-10-07 | Eine Diskettenspeichersteuerung beinhaltende Bereitschaftsignalserzeugungs-Funktion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268735A JP2737571B2 (ja) | 1992-10-07 | 1992-10-07 | フロッピィ・ディスク・コントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06119118A JPH06119118A (ja) | 1994-04-28 |
| JP2737571B2 true JP2737571B2 (ja) | 1998-04-08 |
Family
ID=17462624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268735A Expired - Lifetime JP2737571B2 (ja) | 1992-10-07 | 1992-10-07 | フロッピィ・ディスク・コントローラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5530876A (ja) |
| EP (1) | EP0591973B1 (ja) |
| JP (1) | JP2737571B2 (ja) |
| KR (1) | KR970002380B1 (ja) |
| DE (1) | DE69316132T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08272495A (ja) * | 1995-03-31 | 1996-10-18 | Mitsubishi Electric Corp | 電力制御装置及び電力制御方法 |
| TW556421B (en) | 2002-08-15 | 2003-10-01 | Htc Corp | Circuit and operating method for integrated interface of PDA and wireless communication system |
| US20040114874A1 (en) * | 2002-12-12 | 2004-06-17 | Katsumi Bono | Optical fiber array devices and methods of manufacture |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
| US5410711A (en) * | 1991-02-14 | 1995-04-25 | Dell Usa, L.P. | Portable computer with BIOS-independent power management |
| GB2264794B (en) * | 1992-03-06 | 1995-09-20 | Intel Corp | Method and apparatus for automatic power management in a high integration floppy disk controller |
| US5274277A (en) * | 1992-09-01 | 1993-12-28 | Intel Corporation | High speed "OR" circuit configuration |
| US5300831A (en) * | 1992-09-04 | 1994-04-05 | Pham Dac C | Logic macro and protocol for reduced power consumption during idle state |
-
1992
- 1992-10-07 JP JP4268735A patent/JP2737571B2/ja not_active Expired - Lifetime
-
1993
- 1993-10-05 US US08/131,700 patent/US5530876A/en not_active Expired - Fee Related
- 1993-10-07 EP EP93116258A patent/EP0591973B1/en not_active Expired - Lifetime
- 1993-10-07 KR KR1019930020701A patent/KR970002380B1/ko not_active IP Right Cessation
- 1993-10-07 DE DE69316132T patent/DE69316132T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0591973B1 (en) | 1998-01-07 |
| DE69316132T2 (de) | 1998-08-20 |
| EP0591973A2 (en) | 1994-04-13 |
| DE69316132D1 (de) | 1998-02-12 |
| KR970002380B1 (ko) | 1997-03-03 |
| JPH06119118A (ja) | 1994-04-28 |
| KR940010030A (ko) | 1994-05-24 |
| US5530876A (en) | 1996-06-25 |
| EP0591973A3 (en) | 1994-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0189638B1 (en) | Bus width adapter | |
| JPH0429102B2 (ja) | ||
| JP3943277B2 (ja) | マイクロコンピュータ及び電子機器 | |
| JP2737571B2 (ja) | フロッピィ・ディスク・コントローラ | |
| JPH11167548A (ja) | データ伝送システム | |
| JPH1027154A (ja) | 電子機器に内蔵されたｓｃｓｉ機器の制御方法 | |
| JPH11175261A (ja) | ディスクの制御方法 | |
| JPH10198524A (ja) | ハードディスク制御装置 | |
| JPS6070549A (ja) | フロッピ−ディスク制御装置 | |
| JPS63106035A (ja) | 半導体フアイルメモリ装置 | |
| KR0178849B1 (ko) | 퍼스널 컴퓨터의 에프디디 제어 장치 | |
| JP3048762B2 (ja) | 半導体集積回路装置 | |
| JPS5844420Y2 (ja) | デ−タ高速処理装置 | |
| JPH05334234A (ja) | 高速ｄｍａ転送装置 | |
| JPH04312114A (ja) | ハードディスク制御装置 | |
| JPH09282102A (ja) | 磁気ディスク制御装置 | |
| JPH0927162A (ja) | デ−タ処理装置 | |
| JPH05120210A (ja) | マイクロコンピユータ | |
| JPH02148159A (ja) | メモリ拡張装置 | |
| JPS62154153A (ja) | 外部記憶制御方式 | |
| JPS60167035A (ja) | 入出力制御装置 | |
| JPS63101942A (ja) | 情報処理装置 | |
| JPS641878B2 (ja) | ||
| JPH09282243A (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPH11237956A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |