JPH05120210A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH05120210A JPH05120210A JP27773191A JP27773191A JPH05120210A JP H05120210 A JPH05120210 A JP H05120210A JP 27773191 A JP27773191 A JP 27773191A JP 27773191 A JP27773191 A JP 27773191A JP H05120210 A JPH05120210 A JP H05120210A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- address
- width
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 効率良くデータ転送を行え、高速に処理を行
えるマイクロコンピュータを提供する。 【構成】 データ入出力部Ｘへのデータおよびアドレス
の転送において１本のデータ・アドレス転送用バス６を
共用し、バスコントローラ４により、データ・アドレス
転送用バス６上にデータおよびアドレスのうちのどちら
を転送するかを制御信号線９を介してデータ入出力部Ｘ
に指示する。また、バスコントローラ４は、ＣＰＵ１の
指示により、データ・アドレス転送用バス６上に転送す
べきデータの幅に応じてデータ・アドレス転送用バス６
の有効とする信号線数すなわちバス幅を設定する。
えるマイクロコンピュータを提供する。 【構成】 データ入出力部Ｘへのデータおよびアドレス
の転送において１本のデータ・アドレス転送用バス６を
共用し、バスコントローラ４により、データ・アドレス
転送用バス６上にデータおよびアドレスのうちのどちら
を転送するかを制御信号線９を介してデータ入出力部Ｘ
に指示する。また、バスコントローラ４は、ＣＰＵ１の
指示により、データ・アドレス転送用バス６上に転送す
べきデータの幅に応じてデータ・アドレス転送用バス６
の有効とする信号線数すなわちバス幅を設定する。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タに関するものである。
タに関するものである。
【０００２】
【従来の技術】近年、マイクロコンピュータは、語長が
８ビットから１６ビット、そして３２ビットのものが開
発されてきている。これは機能の拡張および処理の高速
化の要求からである。以下に従来のマイクロコンピュー
タについて説明する。
８ビットから１６ビット、そして３２ビットのものが開
発されてきている。これは機能の拡張および処理の高速
化の要求からである。以下に従来のマイクロコンピュー
タについて説明する。
【０００３】図２は従来のマイクロコンピュータの構成
を示す概略図である。図２において、１はＣＰＵ（中央
処理装置）、２はメモリ（記憶装置）、３は周辺機器を
接続するための周辺Ｉ／Ｆ（周辺インターフェース）、
２１はメモリ２および周辺Ｉ／Ｆ３の動作を制御するた
めの制御バス、２２はメモリ２または周辺Ｉ／Ｆ３から
ＣＰＵ１に対しての割り込み動作を制御するための制御
バス、２３はデータバス、２４はアドレスバスである。
を示す概略図である。図２において、１はＣＰＵ（中央
処理装置）、２はメモリ（記憶装置）、３は周辺機器を
接続するための周辺Ｉ／Ｆ（周辺インターフェース）、
２１はメモリ２および周辺Ｉ／Ｆ３の動作を制御するた
めの制御バス、２２はメモリ２または周辺Ｉ／Ｆ３から
ＣＰＵ１に対しての割り込み動作を制御するための制御
バス、２３はデータバス、２４はアドレスバスである。
【０００４】以下、このように構成された従来のマイク
ロコンピュータの動作について説明する。メモリ２に格
納されているデータをＣＰＵ１に読み込む場合は、ＣＰ
Ｕ１より、データの格納されているアドレスを示すアド
レス信号が、アドレスバス２４に出力されるとともに、
データの読み出しを指示するリード信号が、制御バス２
１を構成するリード信号線に出力される。その結果、ア
ドレス信号により示されたアドレスに格納されているデ
ータが、メモリ２からデータバス２３に出力される。こ
れにより、メモリ２からＣＰＵ１にデータが読み込まれ
る。
ロコンピュータの動作について説明する。メモリ２に格
納されているデータをＣＰＵ１に読み込む場合は、ＣＰ
Ｕ１より、データの格納されているアドレスを示すアド
レス信号が、アドレスバス２４に出力されるとともに、
データの読み出しを指示するリード信号が、制御バス２
１を構成するリード信号線に出力される。その結果、ア
ドレス信号により示されたアドレスに格納されているデ
ータが、メモリ２からデータバス２３に出力される。こ
れにより、メモリ２からＣＰＵ１にデータが読み込まれ
る。
【０００５】また、ＣＰＵ１からメモリ２にデータを格
納する場合は、ＣＰＵ１より、データを格納するべきア
ドレスを示すアドレス信号が、アドレスバス２４に出力
されるとともに、データの書き込みを指示するライト信
号が、制御バス２１を構成するライト信号線に出力され
る。その後、ＣＰＵ１より書き込むべきデータがデータ
バス２３に出力される。その結果、メモリ２のアドレス
信号で示されたアドレスにデータが格納される。
納する場合は、ＣＰＵ１より、データを格納するべきア
ドレスを示すアドレス信号が、アドレスバス２４に出力
されるとともに、データの書き込みを指示するライト信
号が、制御バス２１を構成するライト信号線に出力され
る。その後、ＣＰＵ１より書き込むべきデータがデータ
バス２３に出力される。その結果、メモリ２のアドレス
信号で示されたアドレスにデータが格納される。
【０００６】また、ＣＰＵ１と、メモリ２以外の入力機
器，出力機器または外部メモリ等の外部機器との間のデ
ータのやりとりは、周辺インターフェース３を介して行
われる。この動作は上述のＣＰＵ１とメモリ２との間の
データのやりとりと同様である。
器，出力機器または外部メモリ等の外部機器との間のデ
ータのやりとりは、周辺インターフェース３を介して行
われる。この動作は上述のＣＰＵ１とメモリ２との間の
データのやりとりと同様である。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された従来のマイクロコンピュータでは、１回
の読み書き動作におけるデータの読み書きは、データバ
ス２３の幅、つまり語長単位で決められたデータの単位
（語長／２の場合もある。）で行われているので、デー
タバス２３の幅より大きいデータ幅をもつデータを読み
書きする場合には、幾度か上述のような動作を繰り返す
ことが必要となり、また、データバス２３の幅より小さ
いデータ幅を有するデータを読み書きする場合には、無
駄なデータまで読み書きしなければならなくなり、デー
タ転送の効率が低下するという問題があった。
うに構成された従来のマイクロコンピュータでは、１回
の読み書き動作におけるデータの読み書きは、データバ
ス２３の幅、つまり語長単位で決められたデータの単位
（語長／２の場合もある。）で行われているので、デー
タバス２３の幅より大きいデータ幅をもつデータを読み
書きする場合には、幾度か上述のような動作を繰り返す
ことが必要となり、また、データバス２３の幅より小さ
いデータ幅を有するデータを読み書きする場合には、無
駄なデータまで読み書きしなければならなくなり、デー
タ転送の効率が低下するという問題があった。
【０００８】この発明の目的は上記従来の問題点を解決
するもので、効率良くデータ転送を行え、高速に処理を
行えるマイクロコンピュータを提供することである。
するもので、効率良くデータ転送を行え、高速に処理を
行えるマイクロコンピュータを提供することである。
【０００９】
【課題を解決するための手段】この発明のマイクロコン
ピュータは、複数の信号線からなりデータまたはアドレ
スを転送するバスと、このバスに接続したデータ入出力
部と、中央処理装置の指示により、データの幅に応じて
バスの有効とする信号線数を設定するとともにバス上に
データおよびアドレスのうちのどちらを転送するかをデ
ータ入出力部に指示するバスコントローラとを備えたも
のである。
ピュータは、複数の信号線からなりデータまたはアドレ
スを転送するバスと、このバスに接続したデータ入出力
部と、中央処理装置の指示により、データの幅に応じて
バスの有効とする信号線数を設定するとともにバス上に
データおよびアドレスのうちのどちらを転送するかをデ
ータ入出力部に指示するバスコントローラとを備えたも
のである。
【００１０】
【作用】この発明の構成によれば、バスコントローラ
は、中央処理装置の指示により、バス上にデータおよび
アドレスのうちのどちらを転送するかをデータ入出力部
に指示し、データおよびアドレスの転送において１本の
バスを共用することにより、従来のデータバスの幅と比
較して大きな幅のバスを用いることができる。これによ
り、従来と比較して１回のアクセス動作により転送でき
るデータ幅が大きくなる。また、バスコントローラは、
中央処理装置の指示により、バス上に転送すべきデータ
の幅に応じてバスの有効とする信号線数すなわちバス幅
を設定する。これにより、従来のようにデータ幅とバス
幅との相違によりバス上に無駄なデータを転送すること
がない。
は、中央処理装置の指示により、バス上にデータおよび
アドレスのうちのどちらを転送するかをデータ入出力部
に指示し、データおよびアドレスの転送において１本の
バスを共用することにより、従来のデータバスの幅と比
較して大きな幅のバスを用いることができる。これによ
り、従来と比較して１回のアクセス動作により転送でき
るデータ幅が大きくなる。また、バスコントローラは、
中央処理装置の指示により、バス上に転送すべきデータ
の幅に応じてバスの有効とする信号線数すなわちバス幅
を設定する。これにより、従来のようにデータ幅とバス
幅との相違によりバス上に無駄なデータを転送すること
がない。
【００１１】
【実施例】以下、この発明の一実施例について、図面を
参照しながら説明する。図１はこの発明の一実施例のマ
イクロコンピュータの構成を示す概略図である。図１に
おいて、１はＣＰＵ（中央処理装置）、２はメモリ（記
憶装置）、３は周辺Ｉ／Ｆ（周辺インターフェース）、
４はバスコントローラ、５はレシーバ、６，７は複数の
信号線からなるデータ・アドレス転送用バス、８，９は
制御信号線、１０は制御バス、Ｘはメモリ２および周辺
Ｉ／Ｆ３等からなるデータ入出力部である。
参照しながら説明する。図１はこの発明の一実施例のマ
イクロコンピュータの構成を示す概略図である。図１に
おいて、１はＣＰＵ（中央処理装置）、２はメモリ（記
憶装置）、３は周辺Ｉ／Ｆ（周辺インターフェース）、
４はバスコントローラ、５はレシーバ、６，７は複数の
信号線からなるデータ・アドレス転送用バス、８，９は
制御信号線、１０は制御バス、Ｘはメモリ２および周辺
Ｉ／Ｆ３等からなるデータ入出力部である。
【００１２】図１に示すように、マイクロコンピュータ
は、複数の信号線からなりデータまたはアドレスを転送
するデータ・アドレス転送用バス６と、このデータ・ア
ドレス転送用バス６に接続したデータ入出力部Ｘと、Ｃ
ＰＵ１の指示により、データの幅に応じてデータ・アド
レス転送用バス６の有効とする信号線数を設定するとと
もにデータ・アドレス転送用バス６上にデータおよびア
ドレスのうちのどちらを転送するかをデータ入出力部Ｘ
に指示するバスコントローラ４とを備えたものである。
なお、ＣＰＵ１とデータ・アドレス転送用バス６とは、
データ・アドレス転送用バス７およびレシーバ５を介し
て接続されている。また、ＣＰＵ１およびバスコントロ
ーラ４間は、制御バス１０により接続されており、ま
た、レシーバ５およびバスコントローラ４間は、制御信
号線８により接続されている。
は、複数の信号線からなりデータまたはアドレスを転送
するデータ・アドレス転送用バス６と、このデータ・ア
ドレス転送用バス６に接続したデータ入出力部Ｘと、Ｃ
ＰＵ１の指示により、データの幅に応じてデータ・アド
レス転送用バス６の有効とする信号線数を設定するとと
もにデータ・アドレス転送用バス６上にデータおよびア
ドレスのうちのどちらを転送するかをデータ入出力部Ｘ
に指示するバスコントローラ４とを備えたものである。
なお、ＣＰＵ１とデータ・アドレス転送用バス６とは、
データ・アドレス転送用バス７およびレシーバ５を介し
て接続されている。また、ＣＰＵ１およびバスコントロ
ーラ４間は、制御バス１０により接続されており、ま
た、レシーバ５およびバスコントローラ４間は、制御信
号線８により接続されている。
【００１３】以下、このように構成したマイクロコンピ
ュータの動作について説明する。メモリ２または周辺Ｉ
／Ｆ３からＣＰＵ１にデータを読み込む場合は、まず、
ＣＰＵ１より、バスコントローラ４に制御バス１０を介
してデータの読み出しを指示する制御信号を出力する。
この制御信号により、バスコントローラ４は、データ・
アドレス転送用バス６上にアドレスを転送することを示
すアドレス転送信号を制御信号線９を介してメモリ２ま
たは周辺Ｉ／Ｆ３に出力する。また、この際、ＣＰＵ１
は読み出すべきデータのアドレスをデータ・アドレス転
送用バス７，レシーバ５およびデータ・アドレス転送用
バス６を介してメモリ２に転送する。その後、バスコン
トローラ４は、データ・アドレス転送用バス６上に転送
されるデータの幅に応じて有効とする信号線数すなわち
バス幅を設定し、データ・アドレス転送用バス６上にデ
ータを転送することを示すデータ転送信号を制御信号線
９を介してメモリ２または周辺Ｉ／Ｆ３に出力する。
ュータの動作について説明する。メモリ２または周辺Ｉ
／Ｆ３からＣＰＵ１にデータを読み込む場合は、まず、
ＣＰＵ１より、バスコントローラ４に制御バス１０を介
してデータの読み出しを指示する制御信号を出力する。
この制御信号により、バスコントローラ４は、データ・
アドレス転送用バス６上にアドレスを転送することを示
すアドレス転送信号を制御信号線９を介してメモリ２ま
たは周辺Ｉ／Ｆ３に出力する。また、この際、ＣＰＵ１
は読み出すべきデータのアドレスをデータ・アドレス転
送用バス７，レシーバ５およびデータ・アドレス転送用
バス６を介してメモリ２に転送する。その後、バスコン
トローラ４は、データ・アドレス転送用バス６上に転送
されるデータの幅に応じて有効とする信号線数すなわち
バス幅を設定し、データ・アドレス転送用バス６上にデ
ータを転送することを示すデータ転送信号を制御信号線
９を介してメモリ２または周辺Ｉ／Ｆ３に出力する。
【００１４】その結果、メモリ２または周辺Ｉ／Ｆ３に
より必要に応じたデータが、データ・アドレス転送用バ
ス６上に出力される。このデータ・アドレス転送用バス
６上に出力されたデータをレシーバ５に取り込み、バス
コントローラ４およびＣＰＵ１が制御信号をレシーバ５
に出力することによりデータ・アドレス転送用バス７を
介して、ＣＰＵ１にデータが読み込まれる。
より必要に応じたデータが、データ・アドレス転送用バ
ス６上に出力される。このデータ・アドレス転送用バス
６上に出力されたデータをレシーバ５に取り込み、バス
コントローラ４およびＣＰＵ１が制御信号をレシーバ５
に出力することによりデータ・アドレス転送用バス７を
介して、ＣＰＵ１にデータが読み込まれる。
【００１５】また、ＣＰＵ１よりデータをメモリ２また
は周辺Ｉ／Ｆ３に書き込む場合には、まず、バスコント
ローラ４に制御バス１０を介してデータの書き込みを指
示する制御信号を出力する。この制御信号により、バス
コントローラ４は、データ・アドレス転送用バス６上に
アドレスを転送することを示すアドレス転送信号を制御
信号線９を介してメモリ２または周辺Ｉ／Ｆ３に出力す
る。また、この際、ＣＰＵ１は書き込むべきデータのア
ドレスをデータ・アドレス転送用バス７，レシーバ５お
よびデータ・アドレス転送用バス６を介してメモリ２に
転送する。その後、バスコントローラ４は、データ・ア
ドレス転送用バス６上に転送するべきデータの幅に応じ
て有効とする信号線数すなわちバス幅を設定し、データ
・アドレス転送用バス６上にデータを転送することを示
すデータ転送信号を制御信号線９を介してメモリ２また
は周辺Ｉ／Ｆ３に出力する。
は周辺Ｉ／Ｆ３に書き込む場合には、まず、バスコント
ローラ４に制御バス１０を介してデータの書き込みを指
示する制御信号を出力する。この制御信号により、バス
コントローラ４は、データ・アドレス転送用バス６上に
アドレスを転送することを示すアドレス転送信号を制御
信号線９を介してメモリ２または周辺Ｉ／Ｆ３に出力す
る。また、この際、ＣＰＵ１は書き込むべきデータのア
ドレスをデータ・アドレス転送用バス７，レシーバ５お
よびデータ・アドレス転送用バス６を介してメモリ２に
転送する。その後、バスコントローラ４は、データ・ア
ドレス転送用バス６上に転送するべきデータの幅に応じ
て有効とする信号線数すなわちバス幅を設定し、データ
・アドレス転送用バス６上にデータを転送することを示
すデータ転送信号を制御信号線９を介してメモリ２また
は周辺Ｉ／Ｆ３に出力する。
【００１６】そして、ＣＰＵ１から書き込むべきデータ
が、データ・アドレス転送用バス７を介してレシーバ５
に送られる。その後、バスコントローラ４より制御信号
線８を介してレシーバ５に制御信号を出力することによ
り、データ・アドレス転送用バス６にデータが出力され
る。その結果、データ・アドレス転送用バス６に出力さ
れたデータが、メモリ２または周辺Ｉ／Ｆ３に書き込ま
れる。
が、データ・アドレス転送用バス７を介してレシーバ５
に送られる。その後、バスコントローラ４より制御信号
線８を介してレシーバ５に制御信号を出力することによ
り、データ・アドレス転送用バス６にデータが出力され
る。その結果、データ・アドレス転送用バス６に出力さ
れたデータが、メモリ２または周辺Ｉ／Ｆ３に書き込ま
れる。
【００１７】このように、バスコントローラ４により、
データ・アドレス転送用バス６上にデータおよびアドレ
スのうちのどちらを転送するかを制御信号線９を介して
データ入出力部Ｘに指示し、データおよびアドレスの転
送において１本のデータ・アドレス転送用バス６を共用
することにより、従来のデータバスの幅と比較して大き
な幅のデータ・アドレス転送用バス６を用いることがで
きる。これにより、従来と比較して１回のアクセス動作
により転送できるデータ幅が大きくなる。
データ・アドレス転送用バス６上にデータおよびアドレ
スのうちのどちらを転送するかを制御信号線９を介して
データ入出力部Ｘに指示し、データおよびアドレスの転
送において１本のデータ・アドレス転送用バス６を共用
することにより、従来のデータバスの幅と比較して大き
な幅のデータ・アドレス転送用バス６を用いることがで
きる。これにより、従来と比較して１回のアクセス動作
により転送できるデータ幅が大きくなる。
【００１８】また、バスコントローラ４は、ＣＰＵ１の
指示により、データ・アドレス転送用バス６上に転送す
べきデータの幅に応じてバスの有効とする信号線数すな
わちバス幅を設定する。これにより、従来のようにデー
タ幅とバス幅との相違によりバス上に無駄なデータを転
送することがない。その結果、効率良くデータ転送を行
え、高速な処理を行えるマイクロコンピュータを得るこ
とができる。
指示により、データ・アドレス転送用バス６上に転送す
べきデータの幅に応じてバスの有効とする信号線数すな
わちバス幅を設定する。これにより、従来のようにデー
タ幅とバス幅との相違によりバス上に無駄なデータを転
送することがない。その結果、効率良くデータ転送を行
え、高速な処理を行えるマイクロコンピュータを得るこ
とができる。
【００１９】
【発明の効果】この発明のマイクロコンピュータによれ
ば、バスコントローラは、中央処理装置の指示により、
バス上にデータおよびアドレスのうちのどちらを転送す
るかをデータ入出力部に指示し、データおよびアドレス
の転送において１本のバスを共用することにより、従来
のデータバスの幅と比較して大きな幅のバスを用いるこ
とができる。これにより、従来と比較して１回のアクセ
ス動作により転送できるデータ幅が大きくなる。また、
バスコントローラは、中央処理装置の指示により、バス
上に転送すべきデータの幅に応じてバスの有効とする信
号線数すなわちバス幅を設定する。これにより、従来の
ようにデータ幅とバス幅との相違によりバス上に無駄な
データを転送することがない。
ば、バスコントローラは、中央処理装置の指示により、
バス上にデータおよびアドレスのうちのどちらを転送す
るかをデータ入出力部に指示し、データおよびアドレス
の転送において１本のバスを共用することにより、従来
のデータバスの幅と比較して大きな幅のバスを用いるこ
とができる。これにより、従来と比較して１回のアクセ
ス動作により転送できるデータ幅が大きくなる。また、
バスコントローラは、中央処理装置の指示により、バス
上に転送すべきデータの幅に応じてバスの有効とする信
号線数すなわちバス幅を設定する。これにより、従来の
ようにデータ幅とバス幅との相違によりバス上に無駄な
データを転送することがない。
【００２０】その結果、効率良くデータ転送を行え、高
速な処理を行えるマイクロコンピュータを得ることがで
きる。
速な処理を行えるマイクロコンピュータを得ることがで
きる。
【図１】この発明の一実施例のマイクロコンピュータの
構成を示す概略図である。
構成を示す概略図である。
【図２】従来のマイクロコンピュータの構成を示す概略
図である。
図である。
１ ＣＰＵ（中央処理装置） ４ バスコントローラ ６ データ・アドレス転送用バス（バス） Ｘ データ入出力部
Claims (1)
- 【請求項１】 複数の信号線からなりデータまたはアド
レスを転送するバスと、このバスに接続したデータ入出
力部と、中央処理装置の指示により、前記データの幅に
応じて前記バスの有効とする信号線数を設定するととも
に前記バス上に前記データおよび前記アドレスのうちの
どちらを転送するかを前記データ入出力部に指示するバ
スコントローラとを備えたマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27773191A JPH05120210A (ja) | 1991-10-24 | 1991-10-24 | マイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27773191A JPH05120210A (ja) | 1991-10-24 | 1991-10-24 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120210A true JPH05120210A (ja) | 1993-05-18 |
Family
ID=17587543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27773191A Pending JPH05120210A (ja) | 1991-10-24 | 1991-10-24 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120210A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052747A (en) * | 1996-10-15 | 2000-04-18 | Nec Corporation | Microcomputer incorporating peripheral circuits |
-
1991
- 1991-10-24 JP JP27773191A patent/JPH05120210A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052747A (en) * | 1996-10-15 | 2000-04-18 | Nec Corporation | Microcomputer incorporating peripheral circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7171526B2 (en) | Memory controller useable in a data processing system | |
| US4835684A (en) | Microcomputer capable of transferring data from one location to another within a memory without an intermediary data bus | |
| JPH0146946B2 (ja) | ||
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPH05120210A (ja) | マイクロコンピユータ | |
| KR970059914A (ko) | 플래시 메모리 시스템 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JPH0227696B2 (ja) | Johoshorisochi | |
| KR100606698B1 (ko) | 인터페이스 장치 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| JPH03228163A (ja) | データ転送装置 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JP3210939B2 (ja) | Ｐｉｏシミュレーションメモリ付プロセス制御装置 | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPH0512184A (ja) | 情報処理システム | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH04148253A (ja) | メモリ読出書込制御方式 | |
| JPH07334451A (ja) | ダイレクトメモリアクセスコントローラ装置 | |
| JPH02148159A (ja) | メモリ拡張装置 | |
| JPS63313251A (ja) | アドレッシング回路 | |
| JPH0533413B2 (ja) |