JPH0512184A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0512184A JPH0512184A JP15869791A JP15869791A JPH0512184A JP H0512184 A JPH0512184 A JP H0512184A JP 15869791 A JP15869791 A JP 15869791A JP 15869791 A JP15869791 A JP 15869791A JP H0512184 A JPH0512184 A JP H0512184A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- address
- board
- address space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 ワークステーション等の情報処理システムに
おいて、システム本体側に装備されるＣＰＵボードに搭
載されるメモリのメモリ容量の増大に容易に対処し得る
ようにする。 【構成】 ワークステーション側に装備されるＣＰＵボ
ード１０に、ＣＰＵ１１よりアクセス可能になったアド
レス拡張用のレジスタ１４を搭載し、該レジスタ１４に
より生成されるアドレス線Ａ24とＶＭＥバス３およびＶ
ＭＥＩ／Ｆ１３を通して生成されるＡ23〜Ａ0のアドレ
ス線とでメモリ１２のメモリ容量に対応したアドレス空
間を実現する。これにより、メモリ１２のメモリ容量を
目一杯活用したＤＭＡ転送を行う。
おいて、システム本体側に装備されるＣＰＵボードに搭
載されるメモリのメモリ容量の増大に容易に対処し得る
ようにする。 【構成】 ワークステーション側に装備されるＣＰＵボ
ード１０に、ＣＰＵ１１よりアクセス可能になったアド
レス拡張用のレジスタ１４を搭載し、該レジスタ１４に
より生成されるアドレス線Ａ24とＶＭＥバス３およびＶ
ＭＥＩ／Ｆ１３を通して生成されるＡ23〜Ａ0のアドレ
ス線とでメモリ１２のメモリ容量に対応したアドレス空
間を実現する。これにより、メモリ１２のメモリ容量を
目一杯活用したＤＭＡ転送を行う。
Description
【０００１】
【産業上の利用分野】本発明はワークステーション等の
情報処理システムに関し、より詳しくはシステム本体に
装備されるＣＰＵボードに搭載された主メモリと、オプ
ションボードに搭載され、該主メモリよりもアドレス空
間が小さい外部メモリとの間で汎用バスを介してＤＭＡ
転送が行えるようになった情報処理システムに関する。
情報処理システムに関し、より詳しくはシステム本体に
装備されるＣＰＵボードに搭載された主メモリと、オプ
ションボードに搭載され、該主メモリよりもアドレス空
間が小さい外部メモリとの間で汎用バスを介してＤＭＡ
転送が行えるようになった情報処理システムに関する。
【０００２】
【従来の技術】図３はこの種のワークステーションの一
従来例を示しており、ワークステーション１のＣＰＵボ
ード１０には、制御中枢となるＣＰＵ１１およびメモリ
１２が搭載されている。このワークステーション１に
は、周辺機器として外部メモリが搭載されたオプション
ボード２が装備されており、汎用バスの一例としてのＶ
ＭＥバス３を介してメモリ１２と外部メモリとの間でＤ
ＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転
送が行われるシステム構成になっている。
従来例を示しており、ワークステーション１のＣＰＵボ
ード１０には、制御中枢となるＣＰＵ１１およびメモリ
１２が搭載されている。このワークステーション１に
は、周辺機器として外部メモリが搭載されたオプション
ボード２が装備されており、汎用バスの一例としてのＶ
ＭＥバス３を介してメモリ１２と外部メモリとの間でＤ
ＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転
送が行われるシステム構成になっている。
【０００３】より具体的にはＣＰＵ１１からＶＭＥＩ／
Ｆ１３を介してオプションボード２に搭載されたＤＭＡ
制御ユニット（外部メモリや外部メモリ制御ユニットを
含む）２０に発せられる命令により、外部メモリに対す
るデータの書き込み・読み出しが制御されるシステム構
成になっている。
Ｆ１３を介してオプションボード２に搭載されたＤＭＡ
制御ユニット（外部メモリや外部メモリ制御ユニットを
含む）２０に発せられる命令により、外部メモリに対す
るデータの書き込み・読み出しが制御されるシステム構
成になっている。
【０００４】
【発明が解決しようとする課題】ところで、ワークステ
ーションにおいては、高機能化の要請に伴い今後ますま
すメモリ１２のメモリ容量（アドレス空間）が増大（例
えば、３２ＭＢ）される傾向にある。これに対して、Ｖ
ＭＥバス３に準拠したオプションボード２に搭載される
外部メモリのアドレス空間は従来一般に１６ＭＢのもの
が多用されている。ここで、１６ＭＢのアドレス空間を
有する外部メモリにおけるアドレス線（アドレス・バ
ス）はＡ23〜Ａ0の２４ビットであり、３２ＭＢのアド
レス空間を有するメモリ１２ではＡ24〜Ａ0の２５ビッ
トである。
ーションにおいては、高機能化の要請に伴い今後ますま
すメモリ１２のメモリ容量（アドレス空間）が増大（例
えば、３２ＭＢ）される傾向にある。これに対して、Ｖ
ＭＥバス３に準拠したオプションボード２に搭載される
外部メモリのアドレス空間は従来一般に１６ＭＢのもの
が多用されている。ここで、１６ＭＢのアドレス空間を
有する外部メモリにおけるアドレス線（アドレス・バ
ス）はＡ23〜Ａ0の２４ビットであり、３２ＭＢのアド
レス空間を有するメモリ１２ではＡ24〜Ａ0の２５ビッ
トである。
【０００５】このようなアドレス空間の相違により、上
記従来のシステム構成では、メモリ１２と外部メモリと
の間のＤＭＡ転送において、メモリ１２の実メモリの半
分である１６ＭＢのアドレス空間しかアクセスできない
ため、転送効率がソフト的に制約され、メモリ容量の増
大化に対処できないという課題があった。
記従来のシステム構成では、メモリ１２と外部メモリと
の間のＤＭＡ転送において、メモリ１２の実メモリの半
分である１６ＭＢのアドレス空間しかアクセスできない
ため、転送効率がソフト的に制約され、メモリ容量の増
大化に対処できないという課題があった。
【０００６】このような課題を解消するには、アドレス
空間を３２ＭＢに拡張した新規なオプションボード２を
開発すればよい。しかるに、新規なオプションボード２
の開発は、既存のシステムを大きく設計変更しなければ
ならないため、コストアップにつながるという欠点があ
る。
空間を３２ＭＢに拡張した新規なオプションボード２を
開発すればよい。しかるに、新規なオプションボード２
の開発は、既存のシステムを大きく設計変更しなければ
ならないため、コストアップにつながるという欠点があ
る。
【０００７】このような事情によりワークステーション
におけるメモリ容量の増大化に対処できなかったのが現
状である。
におけるメモリ容量の増大化に対処できなかったのが現
状である。
【０００８】本発明はこのような従来技術の欠点を解消
するものであり、既存のオプションボードをそのまま活
用でき、コストアップを伴うことなくＣＰＵボードに搭
載されるメモリにおけるメモリ容量の増大化に有効に対
処できる情報処理システムを提供することを目的とす
る。
するものであり、既存のオプションボードをそのまま活
用でき、コストアップを伴うことなくＣＰＵボードに搭
載されるメモリにおけるメモリ容量の増大化に有効に対
処できる情報処理システムを提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の情報処理システ
ムは、システム本体に装備されるＣＰＵボードに搭載さ
れた主メモリと、オプションボードに搭載され、該主メ
モリよりもアドレス空間が小さい外部メモリとの間で汎
用バスを介してＤＭＡ転送を行うようにした情報処理シ
ステムにおいて、該ＣＰＵボードに、ＣＰＵよりアクセ
ス可能になったアドレス空間拡張用のレジスタを搭載
し、該レジスタで生成されるアドレス線と該汎用バスを
通して生成されるアドレス線を活用して該主メモリのア
クセスを行うようにしてなり、そのことにより上記目的
が達成される。
ムは、システム本体に装備されるＣＰＵボードに搭載さ
れた主メモリと、オプションボードに搭載され、該主メ
モリよりもアドレス空間が小さい外部メモリとの間で汎
用バスを介してＤＭＡ転送を行うようにした情報処理シ
ステムにおいて、該ＣＰＵボードに、ＣＰＵよりアクセ
ス可能になったアドレス空間拡張用のレジスタを搭載
し、該レジスタで生成されるアドレス線と該汎用バスを
通して生成されるアドレス線を活用して該主メモリのア
クセスを行うようにしてなり、そのことにより上記目的
が達成される。
【００１０】
【作用】上記のようにＣＰＵボードにＣＰＵからのアク
セスが可能になったアドレス空間拡張用のレジスタを搭
載すると、ＤＭＡ転送時において、汎用バスに準拠した
インターフェスから生成されるアドレス線に加えてアド
レス拡張用のレジスタで生成されるアドレス線を活用で
きる。すなわち、このようなシステム構成によれば、メ
モリをアクセスするためのアドレス線が増設されるの
で、既存のオプションボードを用いてメモリのメモリ容
量を目一杯活用したＤＭＡ転送が行えることになる。
セスが可能になったアドレス空間拡張用のレジスタを搭
載すると、ＤＭＡ転送時において、汎用バスに準拠した
インターフェスから生成されるアドレス線に加えてアド
レス拡張用のレジスタで生成されるアドレス線を活用で
きる。すなわち、このようなシステム構成によれば、メ
モリをアクセスするためのアドレス線が増設されるの
で、既存のオプションボードを用いてメモリのメモリ容
量を目一杯活用したＤＭＡ転送が行えることになる。
【００１１】
【実施例】本発明の実施例について以下に説明する。
【００１２】図１は本発明ワークステーションのシステ
ム構成を示す。ワークステーション１側にはＣＰＵボー
ド１０が装備され、該ＣＰＵボード１０には制御中枢と
なるＣＰＵ１１および種々のデータが格納されるメモリ
１２が搭載される。加えて、ＣＰＵボード１０には、汎
用バスの一例としてのＶＭＥバス３に準拠したＶＭＥＩ
／Ｆ１３が搭載され、該ＶＭＥバス３およびＶＭＥバス
３を通してメモリ１２とオプションボード２に搭載され
るＤＭＡ制御ユニット２０に装備される外部メモリ（図
示せず）との間におけるＤＭＡ転送が行われるシステム
構成になっている。
ム構成を示す。ワークステーション１側にはＣＰＵボー
ド１０が装備され、該ＣＰＵボード１０には制御中枢と
なるＣＰＵ１１および種々のデータが格納されるメモリ
１２が搭載される。加えて、ＣＰＵボード１０には、汎
用バスの一例としてのＶＭＥバス３に準拠したＶＭＥＩ
／Ｆ１３が搭載され、該ＶＭＥバス３およびＶＭＥバス
３を通してメモリ１２とオプションボード２に搭載され
るＤＭＡ制御ユニット２０に装備される外部メモリ（図
示せず）との間におけるＤＭＡ転送が行われるシステム
構成になっている。
【００１３】該ＤＭＡ転送は、概略以下のようにして行
われる。すなわち、今、外部メモリよりｎ個のデータを
読み出してメモリ１２に書き込む場合を想定すると、ま
ず、ＣＰＵ１１よりＤＭＡ制御ユニット２０に命令を送
信し、外部メモリのどの位置からデータを読み出すのか
を指定する。また、メモリ１２の何番地からデータを書
き込むのかを指定する。更には、データの個数ｎをも知
らせる。
われる。すなわち、今、外部メモリよりｎ個のデータを
読み出してメモリ１２に書き込む場合を想定すると、ま
ず、ＣＰＵ１１よりＤＭＡ制御ユニット２０に命令を送
信し、外部メモリのどの位置からデータを読み出すのか
を指定する。また、メモリ１２の何番地からデータを書
き込むのかを指定する。更には、データの個数ｎをも知
らせる。
【００１４】次いで、ＣＰＵ１１はＤＭＡ制御ユニット
２０に動作開始指令を発信する。そうすると、これを受
けたＤＭＡ制御ユニット２０が転送動作に入り、ＣＰＵ
１１をホールド状態にし、ＶＭＥバス３およびＶＭＥＩ
／Ｆ１３を介してメモリ１２にアドレス信号等を発信し
てデータの転送動作を行う。
２０に動作開始指令を発信する。そうすると、これを受
けたＤＭＡ制御ユニット２０が転送動作に入り、ＣＰＵ
１１をホールド状態にし、ＶＭＥバス３およびＶＭＥＩ
／Ｆ１３を介してメモリ１２にアドレス信号等を発信し
てデータの転送動作を行う。
【００１５】ここで、オプションボード２に搭載された
外部メモリのアドレス空間は１６ＭＢであり、ＶＭＥＩ
／Ｆ１３からはＡ23〜Ａ0の合計２４ビットのアドレス
線が生成され、これらのアドレス線Ａ23〜Ａ0を用いて
メモリ１２のアクセスを行うようになっている。なお、
メモリ１２のアドレス空間は、外部メモリの倍の３２Ｍ
Ｂになっている。
外部メモリのアドレス空間は１６ＭＢであり、ＶＭＥＩ
／Ｆ１３からはＡ23〜Ａ0の合計２４ビットのアドレス
線が生成され、これらのアドレス線Ａ23〜Ａ0を用いて
メモリ１２のアクセスを行うようになっている。なお、
メモリ１２のアドレス空間は、外部メモリの倍の３２Ｍ
Ｂになっている。
【００１６】加えて、ＣＰＵボード１０にはＣＰＵ１１
からのアクセスが可能なアドレス空間拡張用のレジスタ
１４が搭載されている。レジスタ１４はＡ24のアドレス
線を生成するようになっている。従って、レジスタ１４
を搭載したことにより、本実施例のシステムにおいて
は、Ａ23〜Ａ0＋Ａ24の合計２５ビットのアドレス線Ａ2
4〜Ａ0を利用してオプションボード２がメモリ１２のア
クセスが行えることになる。このことは、１６ＭＢのア
ドレス空間を有する外部メモリと３２ＭＢのアドレス空
間を有するメモリ１２との間において、メモリ１２のメ
モリ容量を目一杯活用したＤＭＡ転送が行えることを意
味している。
からのアクセスが可能なアドレス空間拡張用のレジスタ
１４が搭載されている。レジスタ１４はＡ24のアドレス
線を生成するようになっている。従って、レジスタ１４
を搭載したことにより、本実施例のシステムにおいて
は、Ａ23〜Ａ0＋Ａ24の合計２５ビットのアドレス線Ａ2
4〜Ａ0を利用してオプションボード２がメモリ１２のア
クセスが行えることになる。このことは、１６ＭＢのア
ドレス空間を有する外部メモリと３２ＭＢのアドレス空
間を有するメモリ１２との間において、メモリ１２のメ
モリ容量を目一杯活用したＤＭＡ転送が行えることを意
味している。
【００１７】従って、本実施例のシステムによれば、メ
モリ容量が１６ＭＢの既存のオプションボード２のまま
で３２ＭＢのメモリ容量を有するメモリ１２のアクセス
が可能になるので、ＤＭＡ転送における転送効率を向上
できることはもちろんのこと、新規な３２ＭＢのメモリ
容量を有するオプションボード２を開発する必要がない
という利点を有する。
モリ容量が１６ＭＢの既存のオプションボード２のまま
で３２ＭＢのメモリ容量を有するメモリ１２のアクセス
が可能になるので、ＤＭＡ転送における転送効率を向上
できることはもちろんのこと、新規な３２ＭＢのメモリ
容量を有するオプションボード２を開発する必要がない
という利点を有する。
【００１８】尚、ＣＰＵ１１はオプションボード２に対
してＤＭＡ転送をするためのイニシャライズを実行する
際にレジスタ１４もイニシャライズすることになる。こ
のイニシャライズは、Ａ24を”Ｈ”又は”Ｌ”にセット
することにより行われる。
してＤＭＡ転送をするためのイニシャライズを実行する
際にレジスタ１４もイニシャライズすることになる。こ
のイニシャライズは、Ａ24を”Ｈ”又は”Ｌ”にセット
することにより行われる。
【００１９】上記実施例では、アドレス空間拡張用のレ
ジスタ１４で１ビット分のアドレス線を生成することに
したが、拡張数についてはこれに限定されるものではな
く、メモリ１２のメモリ容量に応じて適宜のビット数の
アドレス線を生成できる。その原理を以下に図２を参照
しつつ説明する。
ジスタ１４で１ビット分のアドレス線を生成することに
したが、拡張数についてはこれに限定されるものではな
く、メモリ１２のメモリ容量に応じて適宜のビット数の
アドレス線を生成できる。その原理を以下に図２を参照
しつつ説明する。
【００２０】図２において、今、レジスタ１４がＮビッ
トのアドレス線を生成できるものとすると、ＶＭＥバス
３およびＶＭＥＩ／Ｆ１３を通して生成されるＡ23〜Ａ
0の２４ビットのアドレス線に加えて、Ａ23+N〜Ａ0のア
ドレス線、つまり合計２４＋Ｎビットのアドレス空間を
生成できることになる。すなわち、バイト数でいえば２
24+Nバイトのアドレス空間を生成できることになる。
トのアドレス線を生成できるものとすると、ＶＭＥバス
３およびＶＭＥＩ／Ｆ１３を通して生成されるＡ23〜Ａ
0の２４ビットのアドレス線に加えて、Ａ23+N〜Ａ0のア
ドレス線、つまり合計２４＋Ｎビットのアドレス空間を
生成できることになる。すなわち、バイト数でいえば２
24+Nバイトのアドレス空間を生成できることになる。
【００２１】それ故、本発明によれば、既存のオプショ
ンボード２を設計変更することなく、ＣＰＵボード１０
に搭載されるメモリ１２のメモリ容量の増大に簡単に対
処できることになる。
ンボード２を設計変更することなく、ＣＰＵボード１０
に搭載されるメモリ１２のメモリ容量の増大に簡単に対
処できることになる。
【００２２】
【発明の効果】以上の本発明情報処理システムによれ
ば、システム本体側に装備されるＣＰＵボードにアドレ
ス空間拡張用のレジスタを搭載するシステム構成をとる
ので、該ＣＰＵボードに搭載されるメモリのメモリ容量
の増大に容易に対処できる。従って、既存のオプション
ボードを設計変更することなくそのまま使用して転送効
率の高いＤＭＡ転送を行うことができる。それ故、新規
なオプションボードを開発する必要がなく、システムの
コストアップを抑制できる利点がある。
ば、システム本体側に装備されるＣＰＵボードにアドレ
ス空間拡張用のレジスタを搭載するシステム構成をとる
ので、該ＣＰＵボードに搭載されるメモリのメモリ容量
の増大に容易に対処できる。従って、既存のオプション
ボードを設計変更することなくそのまま使用して転送効
率の高いＤＭＡ転送を行うことができる。それ故、新規
なオプションボードを開発する必要がなく、システムの
コストアップを抑制できる利点がある。
【図１】本発明のワークステーションを示すシステム構
成図。
成図。
【図２】アドレス空間の拡張原理を示す図面。
【図３】従来のワークステーションを示すシステム構成
図。
図。
１ ワークステーション １０ ＣＰＵボード １１ ＣＰＵ １２ メモリ １３ ＶＭＥＩ／Ｆ １４ アドレス空間拡張用のレジスタ ２ オプションボード ２０ ＤＭＡ制御ユニット ３ ＶＭＥバス
Claims (1)
- 【特許請求の範囲】 【請求項１】システム本体に装備されるＣＰＵボードに
搭載された主メモリと、オプションボードに搭載され、
該主メモリよりもアドレス空間が小さい外部メモリとの
間で汎用バスを介してＤＭＡ転送を行うようにした情報
処理システムにおいて、 該ＣＰＵボードに、ＣＰＵよりアクセス可能になったア
ドレス空間拡張用のレジスタを搭載し、該レジスタで生
成されるアドレス線と該汎用バスを通して生成されるア
ドレス線を活用して該主メモリのアクセスを行う情報処
理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15869791A JPH0512184A (ja) | 1991-06-28 | 1991-06-28 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15869791A JPH0512184A (ja) | 1991-06-28 | 1991-06-28 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512184A true JPH0512184A (ja) | 1993-01-22 |
Family
ID=15677385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15869791A Withdrawn JPH0512184A (ja) | 1991-06-28 | 1991-06-28 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190094186A (ko) | 2016-12-15 | 2019-08-12 | 가부시키가이샤 고도부키 | 샤프펜슬 |
-
1991
- 1991-06-28 JP JP15869791A patent/JPH0512184A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190094186A (ko) | 2016-12-15 | 2019-08-12 | 가부시키가이샤 고도부키 | 샤프펜슬 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0512184A (ja) | 情報処理システム | |
| KR970059914A (ko) | 플래시 메모리 시스템 | |
| EP0169909B1 (en) | Auxiliary memory device | |
| KR960001023B1 (ko) | 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치 | |
| JPH07334316A (ja) | コンピュータの外部記憶装置 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| KR100296473B1 (ko) | 주변 장치를 확장할 수 있는 병렬 버스 시스템 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPH05120210A (ja) | マイクロコンピユータ | |
| KR0150140B1 (ko) | 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치 | |
| JP2005135182A (ja) | マルチチップパッケージ型メモリシステム | |
| JPH01169691A (ja) | Ｉｃカード | |
| KR900009212Y1 (ko) | 어드레스 제어장치 | |
| JPS5844420Y2 (ja) | デ−タ高速処理装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH02129750A (ja) | 記憶装置 | |
| JPH03228163A (ja) | データ転送装置 | |
| JPH02148159A (ja) | メモリ拡張装置 | |
| JPS5842555B2 (ja) | 磁気バブル装置のアクセス方法 | |
| JPH01243146A (ja) | 共用メモリアクセス方式 | |
| JPH0594363A (ja) | 記憶装置 | |
| JPS59130292U (ja) | システム制御装置 | |
| JPS63313251A (ja) | アドレッシング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |