JPS5842555B2 - 磁気バブル装置のアクセス方法 - Google Patents

磁気バブル装置のアクセス方法

Info

Publication number
JPS5842555B2
JPS5842555B2 JP9894378A JP9894378A JPS5842555B2 JP S5842555 B2 JPS5842555 B2 JP S5842555B2 JP 9894378 A JP9894378 A JP 9894378A JP 9894378 A JP9894378 A JP 9894378A JP S5842555 B2 JPS5842555 B2 JP S5842555B2
Authority
JP
Japan
Prior art keywords
unit
magnetic bubble
address
units
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9894378A
Other languages
English (en)
Other versions
JPS5525870A (en
Inventor
広信 坂田
哲二 舟木
一夫 小林
正勝 布谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP9894378A priority Critical patent/JPS5842555B2/ja
Publication of JPS5525870A publication Critical patent/JPS5525870A/ja
Publication of JPS5842555B2 publication Critical patent/JPS5842555B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は複数ユニットで構成される磁気バブル装置のア
クセス方法に関する。
メジャーループ、マイナループ方式による磁気バブル装
置のアクセス方法としては、磁気バブル装置の特性上程
々のアクセス方法が考えられている。
アクセス方法の一例として、磁気バブル装置を構成する
1つのユニット内で連続的にアドレスを割付け1つのユ
ニットのアドレス割付けが終了すると更に次のユニット
に対して同様に連続的なアドレス割付けを行なう方法が
ある。
この方法によると、連続してアクセスするアドレス範囲
が、バブルチップ内で連続転送されるアドレス範囲を越
える場合、アクセスが2分割され再アクセスのための無
効時間が大きくなるという欠点があった。
この欠点を解決するアクセス方法トシて、ユニット単位
の増設を前提に、2ユニツトないし2のべき乗ユニット
ごとに連続アドレス割付けを行ない、2ユニツトないし
、2のべき乗ユニットを並列動作させる方法がある。
これは再アクセス時の無効時間を実効的に零とする方法
であるが増設単位を2ユニツト毎としているため、大容
量ファイル記憶である磁気ドラム装置に較べ磁気バブル
装置は小さな単位で増設できるという経済性上の利点を
生かしきれないという欠点があった。
本発明の目的は上記従来方式の欠点をなくし、磁気バブ
ル装置の1ユニツトの増設によっても連続アクセス時、
再アクセスのための無効時間が生じないような磁気バブ
ル装置のアクセス方法を実現することにある。
以下図面に従って本発明の詳細な説明する。
第1図は本発明の一実症例を示したものであり、1は、
主記憶装置MMであり、信号線13を経由して磁気バブ
ル制御装置に制御語を送出する。
実症例における磁気バブル制御装置は内部の制御をマイ
クロプログラムで制御しており、2のデータバッファレ
ジスタDBRの入力ゲート信号14が与えられると、前
記制御語が一旦データバツファレジスタ2に格納される
更にマイクロプログラムでゲート信号17を与えること
により演算回路3ALUの中のレジスタCCWOに制御
語を移送する。
なお、実施例では演算回路3がマイクロプロセッサで構
成され、内部に16個のレジスタを有するが図には省略
されている。
通常、前記制御語は3〜4語で構成しており必要語数だ
けの制御語が同様の手順で主記憶装置1から3の内部レ
ジスタに転送される。
なお、15,16は主記憶装置1に対してデータを送出
するためのゲートであり本発明とは直接関係しない。
このようにして3の内部レジスタに転送された制御語の
うち磁気バブル装置101,201.301,401の
アドレスを指定するために必要な制御語を第2図aに示
す。
又、磁気バブル装置のアドレスは第2図すにおけるハー
ドアドレスで指定される。
即ち磁気バブル装置のユニットアドレス、チップアドレ
ス、マイナループ内アドレス、メジャーループ内アドレ
ス(マイナルーブ番号)を指定することにより磁気バブ
ル装置上の記憶位置が一義的に指定される。
これらの関係は後で詳述する。再び第1図にもどり、1
01,201,301,401はそれぞれ磁気バブル装
置であり4ユニット分を示している。
101のユニ゛ントOに着目すると、102はユニット
0のチップアドレスを指定する制御線で112のフリッ
プフロップでその状態を保持する。
103はユニットアドレスによりユニットOをアクセス
する時に指定される制御線で113のフリップフロップ
でその状態を保持する。
123は113の出力と25の制御信号によるアンドゲ
ートで101に対してメジャーループ、マイナループ上
における磁気バブルの回転を指示する信号を出力する。
104はマイナループからメジャーループに磁気バブル
を転送するための制御線で、124のアンドゲートで2
6の制御信号とのアンド条件により101に信号を送出
する。
105はメジャーループからマイナループに磁気バブル
を転送するための制御線で125のアンドゲートで27
の制御信号とのアンド条件により101に信号を送出す
る。
106,107は2のバッファレジスタと101との間
のデータ送受を行なうためのゲート信号である。
201.301,401の各ユニット1、ユニット2、
ユニット3について着目した場合も全く同様である。
10,11゜12はそれぞれ磁気バブル装置の実装ユニ
ット数が2,3.4であるときに接続がなされる接続用
端子である。
10〜12の状態は18のゲートを指定することにより
3のALU内のレジスタに移送されマイクロプログラム
で判断することができる。
マイクロプログラムは磁気バブル装置の実装ユニット数
をもとに磁気バブル装置を2ユニット並列動作させてア
クセスできるようにアドレスの割付けを決定する。
この実装ユニット数による磁気バブル装置のアドレス割
付は方法の一例を第2図Cに示す。
その時の磁気バブル装置のアクセス順序及び並列動作の
概念図を第3図に示す。
即ち、第2図aは1ワード16ビツト構成で2ワードの
制御語CCWO,CCW1を示し、そのS。
−819で示すビット位置でアドレス指定を行う。
その他、制御に必要な情報例えば、リードとかライトは
図の斜線部に含まれている。
このアドレス情報を同図すに示す磁気バブル装置特有の
アドレスに変換する。
即ち、No−N6はメジャーループ内アドレス即ち、マ
イナループ番号を示し、Ao−A、はマイナループ内ア
ドレス、Cはチップアドレス、Uo−Ulはユニットア
ドレスを示す。
そして、第2図aによるアドレス情報は、実装ユニット
数に応じて同図Cに示す規則で同図すのアドレスを作成
する。
例えば、各メジャーループに128個の情報用マイナル
ープと若干の予備用マイナループ等が設けられ、メジャ
ーループ2個を1組にして256ビツト長を単位とした
2ワ一ド分が1チツプに構成される。
そして、このチップ2個を単位としてユニットにする。
この場合、制御語CCW1のS。
−87を変換してメジャーループ内アドレスN。
−N6を作成し、S、〜S17を変換してマイナループ
内アドレスAo−A9を作成する。
この作成は、磁気バブルメモリ構造により決まる。
又、各ユニットの同一段チップには、同一チップ番号が
与えられている。
そこで、2ユニツト構戊の場合は、制御語のビットS1
8によりチップを指定し、ビットS8によりユニットを
指定する。
これにより第3図aに示す如く、ユニット0゜1のチッ
プOで先ず、ユニットOから番地O〜255、これに続
く番地256〜511はユニット1に与えられる。
即ち、2ユニツト実装時は、最初にチップアドレスをO
″としておきユニット01ユニツト1を付則動作させて
おきユニットOとユニット1はバブルがマイナループ上
を半回転するごとに各々メジャーループ上に転送して磁
気バブルの情報を読み取り、または書き込みするように
アドレスを割付けている。
これは第1図においてまず102,202により112
,212のチップアドレスを指定するフリップフロップ
をn Onに設定し、また103,203により113
゜213のユニットアドレスを指定するフリップフロッ
プを共に′1″に設定することで25の制御信号により
101,201のユニット01ユニツト1を付則動作さ
せる。
次に読み出し又は書き込みを開始すべき位置迄マイナル
ープ上の磁気バブルを回転させた後、例えばその磁気バ
ブルがユニットOに存在する場合は制御線104と26
のアンドにより101に対してメジャーループへの転送
を指示する。
その後書き込みは演算回路3の出力データを制御信号2
2でバッファレジスタ4に設定し、更に24,106の
制御信号により磁気バブル装置にデータを送出する。
また読み出しは、107.23の制御信号で磁気バブル
装置からのデータをバッファレジスタ4に受信する。
こうして1マイナル一プアドレス分の読み出し又は書き
込み動作を終えると制御線105と27のアンドにより
101のユニットに対してマイナループへの磁気バブル
転送を指示する。
次に連続してアドレスを更新する場合ユニット1に制御
を移行する。
即ち204でメジャーループに転送し、読み出し、書き
込み動作を終了すると、205でマイナループに磁気バ
ブルを転送する。
またアドレス割付けがチップアドレス″O”で終了した
時は、チップアドレスを′1″としそれ以外の処理はチ
ップアドレス″″O”の場合と全く同様にしてユニット
01ユニツト1を付則動作させる。
次に3ユニツト実装時は2ユニツト実装時と同様のアド
レス割付けをしているとユニットOとユニット1で付則
動作する場合は問題ないが、アドレスがユニット2に移
行した時ユニット2を単独アクセスしなければならない
ため1マイナアドレス分ごとに再アクセスのための無効
時間が入ってしまう。
そこで、本発明のアドレス割付は変更は第2図に示す如
く制御語のビットS8をユニットアドレスU。
、Ul、チップアドレスCに対応させ2、第3図で示し
たように3ユニツト実装時には付則動作するチップアド
レスとユニットアドレスの組み合せを常に異なる2つの
ユニット間にまたがるようにしたものでその付則動作の
様子は第3図のAO,AI、A2の組み合せにより明ら
かと思われる。
即ちアドレスはまずチップ1、ユニットOとチップ1、
ユニット1の付則動作の組合せAOで推移し、次にチッ
プ01ユニツトOとチップ1、ユニット2の付則動作の
組合せA1で推移し、更にチップ01ユニツト1とチッ
プ01ユニツト2の付則動作の組合せA2で推移する。
この時の第1図における制御方法は101,102゜1
03に個別にチップアドレス、ユニットアドレスを指定
できることから2ユニツト実装の場合と同様の制御方法
で連続アクセス可能であることが判る。
更に4ユニツト実装時も第2図、第3図から明らかなよ
うにまずユニット01ユニツト1の組合せでアドレスを
推移させた後ユニット2、ユニット3の組み合せでアド
レスを推移させるようにアドレス割付けを変更する。
以上の如く、本発明によれば、磁気バブル装置の特徴で
ある少容量毎(1ユニツト毎)の増設が可能となり、か
つ、磁気バブル装置内での連続アクセスができ、特に小
規模の電子交換機等に於いて経済的な適用がなされるこ
とによる効果は大きい。
【図面の簡単な説明】
第1図は本発明の一実施例による磁気バブル制御装置の
構成国、第2図は制御語と磁気バブル装置のアドレス対
応を示す図、第3図は磁気バブル装置のアクセス順序及
び付則動作の概念図である。 図中、1は主記憶装置、2はデータバッファレジスタD
BR,3は演算回路ALU、4はバッファレジスタMB
R110〜12は接続端子、13゜21はデータ線、1
4.17.18.22〜27.102〜107,202
〜207は制御線、15゜16.123〜125,22
3〜225はゲート、112.113,212,213
はフリップフロップ、101.201.301.401
は磁気バブル装置のユニット0,1,2,3゜

Claims (1)

    【特許請求の範囲】
  1. 1 磁気バブル装置を制御する磁気バブル制御装置にお
    いて、制御語で指定されたアドレス情報を複数の奇数ユ
    ニットで構成される磁気バブル装置のアドレスとして指
    定する場合、磁気バブル装置の互に異なる実装ユニット
    間のチップにまたがって連続したアドレス割付けを行い
    、磁気バブル装置を連続アクセスできる様にしたことを
    特徴とする磁気バブル装置のアクセス方法。
JP9894378A 1978-08-14 1978-08-14 磁気バブル装置のアクセス方法 Expired JPS5842555B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9894378A JPS5842555B2 (ja) 1978-08-14 1978-08-14 磁気バブル装置のアクセス方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9894378A JPS5842555B2 (ja) 1978-08-14 1978-08-14 磁気バブル装置のアクセス方法

Publications (2)

Publication Number Publication Date
JPS5525870A JPS5525870A (en) 1980-02-23
JPS5842555B2 true JPS5842555B2 (ja) 1983-09-20

Family

ID=14233181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9894378A Expired JPS5842555B2 (ja) 1978-08-14 1978-08-14 磁気バブル装置のアクセス方法

Country Status (1)

Country Link
JP (1) JPS5842555B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6324955Y2 (ja) * 1981-02-10 1988-07-07

Also Published As

Publication number Publication date
JPS5525870A (en) 1980-02-23

Similar Documents

Publication Publication Date Title
JP2784440B2 (ja) データ・ページの転送制御方法
US4658350A (en) Extended addressing apparatus and method for direct storage access devices
KR100684061B1 (ko) 기록 시스템, 데이터 기록 장치, 메모리 장치 및 데이터기록 방법
JPS58154054A (ja) 外部記憶装置制御用回路
JPH0719426B2 (ja) デイスク制御装置
JPH09167495A (ja) データ記憶ユニット及び該ユニットを用いたデータ記憶装置
JPS5842555B2 (ja) 磁気バブル装置のアクセス方法
JPH04167039A (ja) データ書き込み方式
JPS6261135A (ja) キヤツシユメモリ
US5282172A (en) Look-ahead circuit for fast decode of bankselect signals in EMS systems
JPS6143367A (ja) レジスタ制御方式
JPS58185080A (ja) メモリ・アクセス方法及び双方向デ−タ・バイト整列装置
JP2870285B2 (ja) レジスタ
JPH11161304A (ja) プログラマブルコントローラ
JPS6319857Y2 (ja)
JPS61193245A (ja) 記憶制御方式
JPH0365570B2 (ja)
JPS60134947A (ja) メモリ増設方式
JPS58179977A (ja) メモリ制御装置
JPH0512184A (ja) 情報処理システム
JPH01169645A (ja) メモリ装置
JPS6258356A (ja) Dma制御装置
JPS59231665A (ja) デイスク制御装置
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式
JPS6346919B2 (ja)