JPS63101942A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63101942A JPS63101942A JP24740586A JP24740586A JPS63101942A JP S63101942 A JPS63101942 A JP S63101942A JP 24740586 A JP24740586 A JP 24740586A JP 24740586 A JP24740586 A JP 24740586A JP S63101942 A JPS63101942 A JP S63101942A
- Authority
- JP
- Japan
- Prior art keywords
- card
- ram
- storage device
- information processing
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000015654 memory Effects 0.000 claims description 18
- 230000010365 information processing Effects 0.000 claims description 17
- 238000012546 transfer Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 102100029968 Calreticulin Human genes 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 101150033577 FDC1 gene Proteins 0.000 description 1
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パーソナルコンピュータ、ワードプロセツサ
などの情報５１Ｑｌ埋ｆｅＩｔに像り、岳に応用ソフト
ウェアを格納する外部記憶装置からのプログラムローデ
ィング時間を短縮し、システムの応答性を向上させた情
報処理装置に関する。
などの情報５１Ｑｌ埋ｆｅＩｔに像り、岳に応用ソフト
ウェアを格納する外部記憶装置からのプログラムローデ
ィング時間を短縮し、システムの応答性を向上させた情
報処理装置に関する。
応用ソフトウェアを格納する外部記憶長ばからのプログ
ラムａ−ディングに−する従来の装置は、例えば（休）
日立製作成製のパーソナルコンピュータＢ １６ ／
Ｅ Ｘ （’） マニｓ ７ ル「Ｂ １６ ／ Ｅ
Ｘ、ノ１−ドウエア技術資料」（昭和５９年９月、０Ａ
１ｓ−５Ｅ−ｏｏ６−ｏｌ（’８ａ−９） ）に示され
ているように、外部記憶装置としてフレキシブルディス
ク（フロッピーディスク）ＪＰハードディスクを記憶媒
体とする装置を用いている。
ラムａ−ディングに−する従来の装置は、例えば（休）
日立製作成製のパーソナルコンピュータＢ １６ ／
Ｅ Ｘ （’） マニｓ ７ ル「Ｂ １６ ／ Ｅ
Ｘ、ノ１−ドウエア技術資料」（昭和５９年９月、０Ａ
１ｓ−５Ｅ−ｏｏ６−ｏｌ（’８ａ−９） ）に示され
ているように、外部記憶装置としてフレキシブルディス
ク（フロッピーディスク）ＪＰハードディスクを記憶媒
体とする装置を用いている。
ハードディスクは大容量である点で有用であり、また７
ｏツピーデイスクは鉄直不体への着脱が可能であること
による使い勝手の良い記憶媒体として有用なものである
が、これらの外部記憶装置は以下に説明するような問題
を有している。
ｏツピーデイスクは鉄直不体への着脱が可能であること
による使い勝手の良い記憶媒体として有用なものである
が、これらの外部記憶装置は以下に説明するような問題
を有している。
第５図は従来技術による情報処理装置の構成を示すブロ
ック図であって、１１はＲＯＭ、１２はＲＡＭであり、
ＲＯＭ１１とＲＡＭ１２で主記憶装置を構成する。また
、１０はマイクロプロセッサ（ＭＰＵ）、１３はダイレ
クトメモリアクセスコントα−ラ（直接メモリアクセス
制御装置−ＤＭＡＣ）、１５は表示制御回路（ＣＲＴＣ
）、１６は隘極緘管表示ＨＫＣＣＲＴ ）、１７はフロ
ッピーディスク／ハードディスクコントａ−ラ（ＦＤＣ
／ＩＩＤＣ）ζ１８はフａツビーディスクｆｊ［／ハー
ドディスク装［（ＦＤＩ）／ＨＤＤ ）、１００はＭＰ
Ｕ７ドレス／データバスである。
ック図であって、１１はＲＯＭ、１２はＲＡＭであり、
ＲＯＭ１１とＲＡＭ１２で主記憶装置を構成する。また
、１０はマイクロプロセッサ（ＭＰＵ）、１３はダイレ
クトメモリアクセスコントα−ラ（直接メモリアクセス
制御装置−ＤＭＡＣ）、１５は表示制御回路（ＣＲＴＣ
）、１６は隘極緘管表示ＨＫＣＣＲＴ ）、１７はフロ
ッピーディスク／ハードディスクコントａ−ラ（ＦＤＣ
／ＩＩＤＣ）ζ１８はフａツビーディスクｆｊ［／ハー
ドディスク装［（ＦＤＩ）／ＨＤＤ ）、１００はＭＰ
Ｕ７ドレス／データバスである。
同図に４６いて１．ＡｔＰＵ １ｏ 、ＲＯＭ１１．Ｒ
ＡＭ１２ 、ＤＭＡＣ１５、ＣＲＴＣ１５、ＦＤＣ／Ｈ
ＤＣ１７はｒ’ｄ Ｐ Ｕアドレス／データバス１００
を介して相互ｍＡＪＥされる。なお、１示構成要素以外
に、Ｉｌｏ等の適宜の要素が接続可能である。
ＡＭ１２ 、ＤＭＡＣ１５、ＣＲＴＣ１５、ＦＤＣ／Ｈ
ＤＣ１７はｒ’ｄ Ｐ Ｕアドレス／データバス１００
を介して相互ｍＡＪＥされる。なお、１示構成要素以外
に、Ｉｌｏ等の適宜の要素が接続可能である。
ＦＤＤ／ＨＤＤ１ｓのフａツビーディスクやハードディ
スクに格納されている応用ソフトウェアを主記憶装置の
メモリ（Ｒ，４Ａｆ）に転送するためのいわゆるプａグ
ラムａ−ディングにおいては、ＤＭＡＣｌ３により直接
メモリアクセス（ＤＭＡ ）を行い、ハードディスクや
フａツビーディスクより読出したデータをＲＡ Ａｆ１
２へ畜込む必要がある。
スクに格納されている応用ソフトウェアを主記憶装置の
メモリ（Ｒ，４Ａｆ）に転送するためのいわゆるプａグ
ラムａ−ディングにおいては、ＤＭＡＣｌ３により直接
メモリアクセス（ＤＭＡ ）を行い、ハードディスクや
フａツビーディスクより読出したデータをＲＡ Ａｆ１
２へ畜込む必要がある。
この際、ハードディスクやフロッピーディスクの各装置
ＣＨＤＤ、ＦＤＤ）１Ｂは共に機械的可動部分を有する
ため、アクセスタイムが遅いという問題がある。
ＣＨＤＤ、ＦＤＤ）１Ｂは共に機械的可動部分を有する
ため、アクセスタイムが遅いという問題がある。
上記従来技術においては、外部記憶装置からのプログラ
ムローディング時間を短縮する点につい℃は配点がされ
ておらず、システムのパワーオン時、応用ソフトウェア
の切換時に、システムの応答性が悪いという問題があり
た。
ムローディング時間を短縮する点につい℃は配点がされ
ておらず、システムのパワーオン時、応用ソフトウェア
の切換時に、システムの応答性が悪いという問題があり
た。
本発明は、外部記憶装置からの応用ソフトウェアのプロ
グラムａ−ディング時間を短縮することと、あわせてそ
のための応用ソフトウェアの改造をすることな（外部記
憶装置から高速にデータ続出しを可能とした情報処理装
置を提供することｔ目的とする。
グラムａ−ディング時間を短縮することと、あわせてそ
のための応用ソフトウェアの改造をすることな（外部記
憶装置から高速にデータ続出しを可能とした情報処理装
置を提供することｔ目的とする。
上記目的は、外部記憶装置としてＲＯＭ、あるいは不揮
発性ＲＡＭを搭載したＩＣカード（半導体集積記憶回路
カード）を用い、さらに該ＩＣカードと情報処理装置本
体のＲＡＭとのソフトウェアインターフェースをフａツ
ビーディスク、ハードディスクと前記本体ＲＡＭのソフ
トウェアインタフェースと同一とすることにより達成さ
れる。
発性ＲＡＭを搭載したＩＣカード（半導体集積記憶回路
カード）を用い、さらに該ＩＣカードと情報処理装置本
体のＲＡＭとのソフトウェアインターフェースをフａツ
ビーディスク、ハードディスクと前記本体ＲＡＭのソフ
トウェアインタフェースと同一とすることにより達成さ
れる。
外部記憶装置としてＲＯＭあるいは不揮発性ＲＡＭを搭
載したＩＣカードを用いることによりて、ＩＣカード内
に格納された応用ソフトウェアは、本体の内部のＲＯＭ
に格納された制御プログラムによって、該本体内部のＲ
Ａ Ａｆに転送される。
載したＩＣカードを用いることによりて、ＩＣカード内
に格納された応用ソフトウェアは、本体の内部のＲＯＭ
に格納された制御プログラムによって、該本体内部のＲ
Ａ Ａｆに転送される。
第５図は本発明を適用する情報処理システムのアーキテ
クチャを示す図であって、同図のようにパーソナルコン
ビ島−タ、ワードプロセッサなどの情報処理装置は、応
用ソフトウェアＣＡＰ）１゜オペレーティングシステム
（Ｏ５）２．ベーシックインプットアラ、トプットシス
テム（ＢｉＯ２）３、ハードウェア４が１盾層的に構成
され、ハードウェアの制御はＢｉＯ２が行うので、応用
ソフトウェアＡＰはＯ５とインタフェースすればよい。
クチャを示す図であって、同図のようにパーソナルコン
ビ島−タ、ワードプロセッサなどの情報処理装置は、応
用ソフトウェアＣＡＰ）１゜オペレーティングシステム
（Ｏ５）２．ベーシックインプットアラ、トプットシス
テム（ＢｉＯ２）３、ハードウェア４が１盾層的に構成
され、ハードウェアの制御はＢｉＯ２が行うので、応用
ソフトウェアＡＰはＯ５とインタフェースすればよい。
したがって従来のフロッピーディスクなどを制御してい
た８１０５部分をＩＣカード制御に置換えれば、応用ソ
フトウェアに何らの改造なせずに、プログラムａ−ディ
ング時間を短縮できる。
た８１０５部分をＩＣカード制御に置換えれば、応用ソ
フトウェアに何らの改造なせずに、プログラムａ−ディ
ング時間を短縮できる。
以下、本発明の実施例を第１図と第６図により説明する
。
。
第１図は本発明による情報処理装置の構成を示すブｏｙ
り図であって、１０はＭＰＵ１１１はＲＯＭ、１２はＲ
ＡＭ、１ｓはＤＭＡＣ，１４はＩＣカード、１５はＣＲ
ＴＣ，１６はＣＲＴ、１００はＭＰＵアドレス／データ
バスで、第５図と同一部分を示す。
り図であって、１０はＭＰＵ１１１はＲＯＭ、１２はＲ
ＡＭ、１ｓはＤＭＡＣ，１４はＩＣカード、１５はＣＲ
ＴＣ，１６はＣＲＴ、１００はＭＰＵアドレス／データ
バスで、第５図と同一部分を示す。
また、第２図は本発明による外部記憶装置の利用形態を
説明する概念図であって、１４はＩＣカード、１６はＣ
ＲＴ、ｌは情報処理装置本体、２ｏはキーボードである
。
説明する概念図であって、１４はＩＣカード、１６はＣ
ＲＴ、ｌは情報処理装置本体、２ｏはキーボードである
。
第１図、第２図に示すように、本発明は、前記第５図で
説明した従来例では外部記憶装置としてＦＤＤ／ＨＤＤ
ＩＢを用い、それぞれの制御のためにＦＤＣ（）αツビ
ーディスクコントａ−ラ）、ＨＤＣ（ハードディスクコ
ントａ−ラ）１７が必要でありたのに対し、これらを除
去して、ＩＣカード１４に置換えたものである。
説明した従来例では外部記憶装置としてＦＤＤ／ＨＤＤ
ＩＢを用い、それぞれの制御のためにＦＤＣ（）αツビ
ーディスクコントａ−ラ）、ＨＤＣ（ハードディスクコ
ントａ−ラ）１７が必要でありたのに対し、これらを除
去して、ＩＣカード１４に置換えたものである。
第１図に示した情報処理装置ｉｔは、パソコン、ワープ
ロなどの情報処理装置に本発明を実施したもので、シス
テムとしてはＲＯＭ１１、ＲＡＭ１２などに記憶される
応用ソフトウェアを、ＭＰＵＣマイクロプロセッサユニ
ット）１０により読出し℃、所定の処理を行い、表示制
御回路１５ヲ介して、ＣＲＴ１６に、その処理結果を表
示するように動作する。このとｇ Ｄ ＭＡＣ１３とし
てメモリと外部記憶装置間、メモリ間の双方のＤＭＣ転
送が可能なものを用いる。ＤＭＡＣ１５の前者の機能は
図示しない高速プリンタなどとメモリとのＤＭＡ転送に
用いるものである。
ロなどの情報処理装置に本発明を実施したもので、シス
テムとしてはＲＯＭ１１、ＲＡＭ１２などに記憶される
応用ソフトウェアを、ＭＰＵＣマイクロプロセッサユニ
ット）１０により読出し℃、所定の処理を行い、表示制
御回路１５ヲ介して、ＣＲＴ１６に、その処理結果を表
示するように動作する。このとｇ Ｄ ＭＡＣ１３とし
てメモリと外部記憶装置間、メモリ間の双方のＤＭＣ転
送が可能なものを用いる。ＤＭＡＣ１５の前者の機能は
図示しない高速プリンタなどとメモリとのＤＭＡ転送に
用いるものである。
ここで本発明の要点であるＩＣカード１４を用いた外部
記憶装置の用い方及びＩＣカード１４と本体との接続に
ついて説明する。
記憶装置の用い方及びＩＣカード１４と本体との接続に
ついて説明する。
ＩＣカード１４は第２図のように、パソコンなどの情報
処理装置本体１９に押入されて、パワーオン、あるいは
、キーボード２０の操作により、その内容を読出され本
体１９内のＲＡ Ｍ１２にそのｄ出しデータが転送され
る。なお、ＩＣカード１４には片端にコネクタ端子があ
り装置ｉ１９のコネクタと結合される。
処理装置本体１９に押入されて、パワーオン、あるいは
、キーボード２０の操作により、その内容を読出され本
体１９内のＲＡ Ｍ１２にそのｄ出しデータが転送され
る。なお、ＩＣカード１４には片端にコネクタ端子があ
り装置ｉ１９のコネクタと結合される。
つぎにＩＣカード１４を用いた場合の外部記憶装置の制
御方法について従来技術との比較により説明する。
御方法について従来技術との比較により説明する。
第６図はフロッピーディスク製置を外部記憶装置とし【
用いた場合の動作を説明する流れ図であって、これを前
記第５図と共に説明すると、パワーオン後、システムか
らの要求により、ＦＤＤ１８からの応用プログラムある
いはデータファイルの転送が要求されると、Ｏ５２が、
そのディレクトリ（Ｄｉｒｅｃｔｏｒｙ ）を調べて該
当ファイルがあるかチェックし、無い場合にはエラー処
理を行う。該当ファイルが存在丁れば、Ｏ５２はＢｒＯ
５５とコール（Ｃａ１ｌ ）する。
用いた場合の動作を説明する流れ図であって、これを前
記第５図と共に説明すると、パワーオン後、システムか
らの要求により、ＦＤＤ１８からの応用プログラムある
いはデータファイルの転送が要求されると、Ｏ５２が、
そのディレクトリ（Ｄｉｒｅｃｔｏｒｙ ）を調べて該
当ファイルがあるかチェックし、無い場合にはエラー処
理を行う。該当ファイルが存在丁れば、Ｏ５２はＢｒＯ
５５とコール（Ｃａ１ｌ ）する。
ＢｒＯ５５は該当ファイルの存在するＦＤＤＩＢのトラ
ック（Ｔｒａｃｋ ）、セクタ（５ｅｃｔｏｒ ）のア
ドレスをＦＤＣ１７にセットするとともに、転送先のＲ
Ａ Ｍ１２のメモリスタートアドレス（Ｍｅｍｏｒｙ
５ｔ−ａｒｔ Ａ ＤＤＲＥ Ｓ Ｓ ）と、転送語数
をＤＭＡ０％３に＊ットし、ＤＭＡ転送の起動をかける
。
ック（Ｔｒａｃｋ ）、セクタ（５ｅｃｔｏｒ ）のア
ドレスをＦＤＣ１７にセットするとともに、転送先のＲ
Ａ Ｍ１２のメモリスタートアドレス（Ｍｅｍｏｒｙ
５ｔ−ａｒｔ Ａ ＤＤＲＥ Ｓ Ｓ ）と、転送語数
をＤＭＡ０％３に＊ットし、ＤＭＡ転送の起動をかける
。
第３図のハードウェア４では、ＤＭＡＣｌ３とＦＤＣ１
７が連携して動作し、ＦＤＤｌＢの該当トラック、該当
セクタより、ＲＡＭ１２の該当先頭アドレスから所定の
転送語数分をＲＡ Ｍ１２へ送る。
７が連携して動作し、ＦＤＤｌＢの該当トラック、該当
セクタより、ＲＡＭ１２の該当先頭アドレスから所定の
転送語数分をＲＡ Ｍ１２へ送る。
一方、第１図のＩＣカード１４からの転送を実現するた
めには、第６図に示したＢｒＯ３の処理シーケンス中の
トラックアドレス（Ｔｒａｃｋ ＡＤＤＲＥＳＳ）、セ
クタアドレ、ｒ、 （５ｅｃｔｏｒ ＡＤＤＲＥ Ｓ
Ｓ ）などを、第４図のように該当するＩＣカード１４
上のメモリアドレスに翻訳するルーチンを追加する必要
がある。
めには、第６図に示したＢｒＯ３の処理シーケンス中の
トラックアドレス（Ｔｒａｃｋ ＡＤＤＲＥＳＳ）、セ
クタアドレ、ｒ、 （５ｅｃｔｏｒ ＡＤＤＲＥ Ｓ
Ｓ ）などを、第４図のように該当するＩＣカード１４
上のメモリアドレスに翻訳するルーチンを追加する必要
がある。
第４図は、第５図のＦＤＤ／ＨＤＤにおける、ｆｒａｃ
ｋ （トラック）、５ｇｃｔｏｒＣセクタ）の構成（α
）と第１図のＩＣカード上のメモリアドレス空間（，６
１との対応を示す図である。
ｋ （トラック）、５ｇｃｔｏｒＣセクタ）の構成（α
）と第１図のＩＣカード上のメモリアドレス空間（，６
１との対応を示す図である。
この第４図では、Ｎトラック、ｍセクタの記憶媒体を仮
定し、さらに１セクタを２５６バイト（Ｂ−ｙｔｇ ）
としている。
定し、さらに１セクタを２５６バイト（Ｂ−ｙｔｇ ）
としている。
したがって、１トラツク１セクタから２セクタ分のデー
タを転送する場合には、このパラメータをＩＣカード１
４上のメモリアドレス空間の０００００番地から５１２
バイト分つまりｏ１ＦＦ番地まで転送するように翻訳す
る。
タを転送する場合には、このパラメータをＩＣカード１
４上のメモリアドレス空間の０００００番地から５１２
バイト分つまりｏ１ＦＦ番地まで転送するように翻訳す
る。
本発明によれば、ＢｒＯ５５を変更するだけで応用ソフ
トウェア１に何らの変更も加えないで、ＩＣカード１４
をＦＤＤ、ＨＤＤｌＢと置換えて、システム立上げ、あ
るいは応用ソフトウェアの切換時のプログラムａ−ディ
ングの応答速度を、大幅に改善できる。改善の程度は、
ＦＤＤあるいはＨＤＤ上のヘッドのシーク量、データの
記憶方法に依存するので、一義的には認述できないが、
最低でも３〜４桁の改善ができる。
トウェア１に何らの変更も加えないで、ＩＣカード１４
をＦＤＤ、ＨＤＤｌＢと置換えて、システム立上げ、あ
るいは応用ソフトウェアの切換時のプログラムａ−ディ
ングの応答速度を、大幅に改善できる。改善の程度は、
ＦＤＤあるいはＨＤＤ上のヘッドのシーク量、データの
記憶方法に依存するので、一義的には認述できないが、
最低でも３〜４桁の改善ができる。
なお、ＩＣカード１４かもの転送を行う場合にはＤＭＡ
Ｃｌ３の機能の５ちメモリ間転送機能を用いる。
Ｃｌ３の機能の５ちメモリ間転送機能を用いる。
以上説明したようＫ、本発明によれば、パソコン、ワー
ブａなどの情報処理装置に対してこれまで開発してきた
膨大な数の応用ソフトウェアに何らの変更も加えずに、
システム立上げ時、応用ソフトウェアの切換時のプログ
ラム及びデータのローデイングに要する時間を短縮し高
速化できるので、ユーザの使い勝手を向上できる。
ブａなどの情報処理装置に対してこれまで開発してきた
膨大な数の応用ソフトウェアに何らの変更も加えずに、
システム立上げ時、応用ソフトウェアの切換時のプログ
ラム及びデータのローデイングに要する時間を短縮し高
速化できるので、ユーザの使い勝手を向上できる。
また、従来のＲＡ、％ｌｆディスク（）ａツピーディス
クやハードディスク）のように固定されたアドレスにし
か配置できないものに対して、システムのＲＡ Ｍ１２
のどのアドレス空間にもデータを格納できるメリットを
持ち、上記従来技術の問題を除いて優れた機能の情報処
理装置を提供することができる。
クやハードディスク）のように固定されたアドレスにし
か配置できないものに対して、システムのＲＡ Ｍ１２
のどのアドレス空間にもデータを格納できるメリットを
持ち、上記従来技術の問題を除いて優れた機能の情報処
理装置を提供することができる。
【図面の簡単な説明】
第１図は本発明による情報処理装置の構成を示すブロッ
ク図、第２図は本発明による外部記憶装置の利用形態を
説明する概念図、第３図は本発明を適用する情報処理シ
ステムのアーキテクチャを示す図、第４図はフロッピー
ディスク／−・−ドディスクにおけるトラック、セクタ
の構成と半導体集積記憶回路カード上のメモリアドレス
空間との対比を示す図、８１！５図は従来技術による情
報処理装置の構成を示すブロック図、第６図はフロッピ
ーディスクを外部記憶装置として用いた場合の動作を説
明する流れ図である。 １０・・・ＭＰＵ ｎ・・・ＲＯＭ１２・−
・ＲＡＭ １３・・・ＤＭＡＣ１４・・・Ｉ
Ｃカード １５・・・ＣＲＴＣ１６・・・ＣＲＴ
１７・・・ＦＤＣ／ＨＤＣ１８・・・ＦＤＤ
／ＨＤＤ １９・・・情報処理装置本体２０・・・キ
ーボード 一７＼ 代理人 弁理士 小 川 勝 男 第 ３０ 苓４い （α）ＦＤＤ／Ｈ卸の構成 （ｂ）ＩＣカード１４上のメモリアトじ又１」旧第 ６
図
ク図、第２図は本発明による外部記憶装置の利用形態を
説明する概念図、第３図は本発明を適用する情報処理シ
ステムのアーキテクチャを示す図、第４図はフロッピー
ディスク／−・−ドディスクにおけるトラック、セクタ
の構成と半導体集積記憶回路カード上のメモリアドレス
空間との対比を示す図、８１！５図は従来技術による情
報処理装置の構成を示すブロック図、第６図はフロッピ
ーディスクを外部記憶装置として用いた場合の動作を説
明する流れ図である。 １０・・・ＭＰＵ ｎ・・・ＲＯＭ１２・−
・ＲＡＭ １３・・・ＤＭＡＣ１４・・・Ｉ
Ｃカード １５・・・ＣＲＴＣ１６・・・ＣＲＴ
１７・・・ＦＤＣ／ＨＤＣ１８・・・ＦＤＤ
／ＨＤＤ １９・・・情報処理装置本体２０・・・キ
ーボード 一７＼ 代理人 弁理士 小 川 勝 男 第 ３０ 苓４い （α）ＦＤＤ／Ｈ卸の構成 （ｂ）ＩＣカード１４上のメモリアトじ又１」旧第 ６
図
Claims (1)
- １、演算処理部、主記憶装置、直接メモリアクセス制御
部、表示制御部、表示装置、外部記憶装置を少くとも備
えた情報処理装置において、前記外部記憶装置として半
導体集積記憶回路カードを設け、前記主記憶装置はＲＯ
Ｍ及びＲＡＭを有し、前記ＲＡＭはフロッピーディスク
、ハードディスクとのインターフェースをソフトウェア
として有し、前記半導体集積記憶回路カードは前記ＲＡ
Ｍのインターフェースと同一のソフトウェアインターフ
ェースを有して成り、前記−半導体集積記憶回路カード
から前記主記憶装置のＲＡＭへのデータ転送を可能に構
成したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24740586A JPS63101942A (ja) | 1986-10-20 | 1986-10-20 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24740586A JPS63101942A (ja) | 1986-10-20 | 1986-10-20 | 情報処理装置 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7004633A Division JPH07261948A (ja) | 1995-01-17 | 1995-01-17 | カード型外部記憶装置 |
| JP7004632A Division JPH07271932A (ja) | 1995-01-17 | 1995-01-17 | 情報処理装置 |
| JP7004631A Division JPH07271931A (ja) | 1995-01-17 | 1995-01-17 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63101942A true JPS63101942A (ja) | 1988-05-06 |
Family
ID=17162940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24740586A Pending JPS63101942A (ja) | 1986-10-20 | 1986-10-20 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63101942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07271931A (ja) * | 1995-01-17 | 1995-10-20 | Hitachi Ltd | 情報処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971558A (ja) * | 1982-10-18 | 1984-04-23 | Toshiba Corp | マイクロコンピユ−タシステム |
| JPS60178564A (ja) * | 1984-02-24 | 1985-09-12 | Meidensha Electric Mfg Co Ltd | 補助記憶装置 |
-
1986
- 1986-10-20 JP JP24740586A patent/JPS63101942A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971558A (ja) * | 1982-10-18 | 1984-04-23 | Toshiba Corp | マイクロコンピユ−タシステム |
| JPS60178564A (ja) * | 1984-02-24 | 1985-09-12 | Meidensha Electric Mfg Co Ltd | 補助記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07271931A (ja) * | 1995-01-17 | 1995-10-20 | Hitachi Ltd | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719426B2 (ja) | デイスク制御装置 | |
| JPH0429102B2 (ja) | ||
| KR100212084B1 (ko) | 시리얼 인터페이스 회로 | |
| JPS63101942A (ja) | 情報処理装置 | |
| JP2737571B2 (ja) | フロッピィ・ディスク・コントローラ | |
| JP3546741B2 (ja) | ハードディスクユニット及びそれに用いるユーザ領域設定方法並びにその制御プログラムを記録した記録媒体 | |
| JPH07261948A (ja) | カード型外部記憶装置 | |
| JPH07271932A (ja) | 情報処理装置 | |
| JPS61208534A (ja) | 半導体デイスク制御方式 | |
| JPS63112861A (ja) | 磁気デイスク制御方式 | |
| JPH07271931A (ja) | 情報処理装置 | |
| JPH05150905A (ja) | 磁気デイスク装置 | |
| JPH03178093A (ja) | ディスク制御装置 | |
| JPH0429088B2 (ja) | ||
| KR0135865B1 (ko) | 입출력 인터페이스장치 | |
| JPH0414127A (ja) | データ転送装置 | |
| JPH02302813A (ja) | ハードディスクパラメータ保存・設定装置 | |
| JPS62221020A (ja) | デ−タ処理方式 | |
| JPH0578860B2 (ja) | ||
| JPH0816323A (ja) | 磁気ディスク装置 | |
| JPH03127116A (ja) | 増設メモリ装置 | |
| JPH04359312A (ja) | 電子ディスクサブシステム | |
| JPS60159927A (ja) | 大容量補助記憶装置の制御用ｌｓｉ | |
| JPH07160351A (ja) | 計算機システム環境設定方式 | |
| JPH01183753A (ja) | 入出力制御装置 |