JPS5971558A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS5971558A JPS5971558A JP57182545A JP18254582A JPS5971558A JP S5971558 A JPS5971558 A JP S5971558A JP 57182545 A JP57182545 A JP 57182545A JP 18254582 A JP18254582 A JP 18254582A JP S5971558 A JPS5971558 A JP S5971558A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- microprocessor
- external storage
- line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、マイクロプロセッサと、このマイクロプロセ
ッサに接続された主記憶装置と外部記憶装置とを備えた
マイクロコンビエータシステムに関する。
ッサに接続された主記憶装置と外部記憶装置とを備えた
マイクロコンビエータシステムに関する。
従来、マイクロコンビニ−！システムにおける外部記憶
装置としてはフロッピーディスク装置等の磁気記憶装置
が用いらむ、ている。この磁気記憶装置と主記憶装置と
はマイクロプロセッサ力・らのＤＭＡ転送命令によりデ
ータのやυとりがおこなわれている。一方、これらシス
テムをコントロールするオペレーティングシステムプロ
グラムは、磁気記憶装置に記憶さｒ＋−でおり、システ
ム起動時に主記憶装置に転送してシステムを制御するよ
うにしている。
装置としてはフロッピーディスク装置等の磁気記憶装置
が用いらむ、ている。この磁気記憶装置と主記憶装置と
はマイクロプロセッサ力・らのＤＭＡ転送命令によりデ
ータのやυとりがおこなわれている。一方、これらシス
テムをコントロールするオペレーティングシステムプロ
グラムは、磁気記憶装置に記憶さｒ＋−でおり、システ
ム起動時に主記憶装置に転送してシステムを制御するよ
うにしている。
ところが従来のマイクロコンピュータシステムにふける
外部記憶装置としての磁気記憶装置は、機械的可動部分
を有するためその転送速度に限界があり、また記憶装置
の寿命の面でも問題かあつ′ｆｃＯ 〔発明の目的〕 本発明は上記事情を考慮してなされたもので、アクセス
速度がはやい外部記憶装置を有するマイクロコンピータ
システムを提供することを目的とする。
外部記憶装置としての磁気記憶装置は、機械的可動部分
を有するためその転送速度に限界があり、また記憶装置
の寿命の面でも問題かあつ′ｆｃＯ 〔発明の目的〕 本発明は上記事情を考慮してなされたもので、アクセス
速度がはやい外部記憶装置を有するマイクロコンピータ
システムを提供することを目的とする。
この目的を達成するために、外部記憶装置は読みヤ１き
ｏＪ能な半導体装置と読湧出し専用の半導体記憶装置と
をイ４ｊ＋え、この読み出し専用の半導体装１１ｖＬは
マイクロプロセッサのオペレーティングシステムプログ
ラム等の固定プログラムを記１ｍ−ｆるごとを４′〒徴
とする。
ｏＪ能な半導体装置と読湧出し専用の半導体記憶装置と
をイ４ｊ＋え、この読み出し専用の半導体装１１ｖＬは
マイクロプロセッサのオペレーティングシステムプログ
ラム等の固定プログラムを記１ｍ−ｆるごとを４′〒徴
とする。
以下、本発明を図示の実施、例に基ついて説、明する。
第１図に示すコンビーータシステムはｇビットのマイク
ロプロセッサｌを用いＣいる。マイクｏブｏセッサ／は
主記憶装置２とライン／／でＩｆ、Ｙ心ｉ′ｔている。
ロプロセッサｌを用いＣいる。マイクｏブｏセッサ／は
主記憶装置２とライン／／でＩｆ、Ｙ心ｉ′ｔている。
外部記憶装置３としては大容洲の読の町６のできる半導
体記憶装置すなわちＲＡ月３７と％ｌ＋み出し専用の半
導体記憶装置すなわちＲＯＯ２０を有しており、主記憶
装置−とデータ転送ライン７．２によ！ｌｌ接続されて
いる。マイクロプロセッサｌが主記憶装置−の内容をア
クセスするにはライン／／を通じてコントロール信号ふ
よびアドレスを出力して薔こなう。外部配憶ｉ［Ｊの内
容をアクセスする場合は、マイクロプロセッサｌにより
外部記俤装Ｒ３の転送開始アドレスを指定１２、ＤＭＡ
斬送制御回路弘の制御により主記憶装置λにデータ転送
ライン／２を介してデータ転送した後アクセスする。外
部記憶装置３はＲＡＭ、？／とＲＯＭ、？２で構成ネオ
１ている戸−め秒送速（Ｗは１１工や（／ ｔｔｐθＣ
／ｂｙｔｅが宴ワできる。外部記憶装置３のＲＯＭ３：
ｌ。
体記憶装置すなわちＲＡ月３７と％ｌ＋み出し専用の半
導体記憶装置すなわちＲＯＯ２０を有しており、主記憶
装置−とデータ転送ライン７．２によ！ｌｌ接続されて
いる。マイクロプロセッサｌが主記憶装置−の内容をア
クセスするにはライン／／を通じてコントロール信号ふ
よびアドレスを出力して薔こなう。外部配憶ｉ［Ｊの内
容をアクセスする場合は、マイクロプロセッサｌにより
外部記俤装Ｒ３の転送開始アドレスを指定１２、ＤＭＡ
斬送制御回路弘の制御により主記憶装置λにデータ転送
ライン／２を介してデータ転送した後アクセスする。外
部記憶装置３はＲＡＭ、？／とＲＯＭ、？２で構成ネオ
１ている戸−め秒送速（Ｗは１１工や（／ ｔｔｐθＣ
／ｂｙｔｅが宴ワできる。外部記憶装置３のＲＯＭ３：
ｌ。
（先ハオペレーティングシステム（Ｏ８）を記憶する。
マイクロコンピュータシステムの標準的ＯＳテ、ｆｒ
４ ＣＰ／Ｍオペレーティングシステムは約６Ｋｂｙｔ
ｅ であり、これだけの容部のＲＯＭを用意すルことは
マイクロコンピュータシステムとしてのスペースを考慮
しても十分である。なお、ＲＯＭ３２のＯ８はシステム
起動時に転送ライン／コを介して主記憶装置２に転送さ
れる。また外部記憶装置３０ＲＡ１４３／とじては、枦
準ｒインチフロッピーディスク装置とｌｔｙ＋等の！／
２ Ｋ ’ｂｙｔｅ用意すく）こととしても、Ａクク゛
す４４’４ ｂｉｔ ＲＡ Ｍでよくスペース的Ｗ−も
十分フロッピーディスクと対抗しうる。
４ ＣＰ／Ｍオペレーティングシステムは約６Ｋｂｙｔ
ｅ であり、これだけの容部のＲＯＭを用意すルことは
マイクロコンピュータシステムとしてのスペースを考慮
しても十分である。なお、ＲＯＭ３２のＯ８はシステム
起動時に転送ライン／コを介して主記憶装置２に転送さ
れる。また外部記憶装置３０ＲＡ１４３／とじては、枦
準ｒインチフロッピーディスク装置とｌｔｙ＋等の！／
２ Ｋ ’ｂｙｔｅ用意すく）こととしても、Ａクク゛
す４４’４ ｂｉｔ ＲＡ Ｍでよくスペース的Ｗ−も
十分フロッピーディスクと対抗しうる。
ｐ「う）、のフロッピーディスク装置ｊＬｙ）転送速Ｉ
ＴＬＩが通ｆｐ、１５〜３０ ｔｔｓｅｃ／ｂｙｔｅで
菱、＋ ；ｂ （７） ”Ｃ’、本実施例テハ実に／！
；−，３０倍の転送速にの向上が実現できる・先の実施
例においては外部記憶装ＦＬ３をｉイクｏ ７’ロセツ
ザ／より面接アクセスすることができ１よかつたが第２
図に示す第２の実施例によるマイクロプロセッサシステ
ムによ九は直井アクセスするＣ−とかできる。本すＩ、
施例によるマイクロコンピータシステムにうＶ−の別ｊ
Ｊｉ例と同様にｒビット（７）マイクロフロセッサｌ、
主記憶装置λ、外部記憶装置３、Ｄ Ｍ Ａ ｋ速制御
装置φにより構成さｆｌ、。
ＴＬＩが通ｆｐ、１５〜３０ ｔｔｓｅｃ／ｂｙｔｅで
菱、＋ ；ｂ （７） ”Ｃ’、本実施例テハ実に／！
；−，３０倍の転送速にの向上が実現できる・先の実施
例においては外部記憶装ＦＬ３をｉイクｏ ７’ロセツ
ザ／より面接アクセスすることができ１よかつたが第２
図に示す第２の実施例によるマイクロプロセッサシステ
ムによ九は直井アクセスするＣ−とかできる。本すＩ、
施例によるマイクロコンピータシステムにうＶ−の別ｊ
Ｊｉ例と同様にｒビット（７）マイクロフロセッサｌ、
主記憶装置λ、外部記憶装置３、Ｄ Ｍ Ａ ｋ速制御
装置φにより構成さｆｌ、。
嘔らにレジスタ／カウンタｊを価えている。このマイク
ロ；１ンビーータシステムにより外部記憶装ｖＪ３の内
容を飽折アクセスするには次のようにすればよい。レジ
スタ／カウンタｊはＲＡＭ、？／のアドレスを指定する
ものである。ところがＲＡＭｊ／＆ｔ ！ｔ２ Ｋ ｂ
ｙｔｅ テあるため、アドレス指定１ｓｔｑビツトを心
火とする。したがってｒビットマイクロプロセッサｌか
らは、レジスタ／カウンタｊにｒビットのアドレスデー
タな３回転送してアドレ：ｘ ４’！嘴’ｒ： ｊ；コ
ｆ、ｃう。このよりに１．てアドレスＪ１・Ｚテさｆし
たレジスタ／カウンタｊにｐｆってパスライン／、７を
介してマイクロプロセッサ／は旧、Ｗ ＲＡ Ｍ ３／
の内容をアクセスすることができる。寸た通常］（ＡＭ
、？／をアクセスすｌ）場合には沖続するデータ又は近
いアドレスのデータをアクセスすることが多いので、ア
クセスするたびに♂ビットを３回転送してアドレ昂指定
する８畳はなく、連糾するデータであれば、レジスタ／
カウンタｔをｌカウントアツプす才しばよく、近いアト
ｔｌスであればその相対値をカウントアツプすわばよい
。
ロ；１ンビーータシステムにより外部記憶装ｖＪ３の内
容を飽折アクセスするには次のようにすればよい。レジ
スタ／カウンタｊはＲＡＭ、？／のアドレスを指定する
ものである。ところがＲＡＭｊ／＆ｔ ！ｔ２ Ｋ ｂ
ｙｔｅ テあるため、アドレス指定１ｓｔｑビツトを心
火とする。したがってｒビットマイクロプロセッサｌか
らは、レジスタ／カウンタｊにｒビットのアドレスデー
タな３回転送してアドレ：ｘ ４’！嘴’ｒ： ｊ；コ
ｆ、ｃう。このよりに１．てアドレスＪ１・Ｚテさｆし
たレジスタ／カウンタｊにｐｆってパスライン／、７を
介してマイクロプロセッサ／は旧、Ｗ ＲＡ Ｍ ３／
の内容をアクセスすることができる。寸た通常］（ＡＭ
、？／をアクセスすｌ）場合には沖続するデータ又は近
いアドレスのデータをアクセスすることが多いので、ア
クセスするたびに♂ビットを３回転送してアドレ昂指定
する８畳はなく、連糾するデータであれば、レジスタ／
カウンタｔをｌカウントアツプす才しばよく、近いアト
ｔｌスであればその相対値をカウントアツプすわばよい
。
このように本Ｔ−施例にょｔｌ、ば、外部記憶装置をｉ
ｆ神アクセスするεとができる。
ｆ神アクセスするεとができる。
なお、マイクロプロセッサはｒビットに限らずどビット
以上の／Ａビット等のマイクロフロセッサでもよい。゛
またＲＯＭにはａＳ以外の固定グログラムを記憶しても
よい。
以上の／Ａビット等のマイクロフロセッサでもよい。゛
またＲＯＭにはａＳ以外の固定グログラムを記憶しても
よい。
ル十の迫り、本発明によｔ′１．ば外部記憶装置へのア
クセス連間を著しく向−トすることができる・さらに夕
（部記１．？７装屑のアドレスを朴定するレジスタ／カ
ウンタを；１゛律Ｎｊば外部記憶装置に記憶さｆした内
容をマイクロプロセッサでＰ 接アクセスすることかで
きろ。
クセス連間を著しく向−トすることができる・さらに夕
（部記１．？７装屑のアドレスを朴定するレジスタ／カ
ウンタを；１゛律Ｎｊば外部記憶装置に記憶さｆした内
容をマイクロプロセッサでＰ 接アクセスすることかで
きろ。
第１図は本イ１：明の第１の丈施例によるマイクロコン
ピー−クシステムのブロック図、第、？図は本発明θ）
第２０＋！ｊｔ加・例によるマイクロコンピーータシス
テムのブロック図である・ ／・・・マイクロプロセッサ、！・・・主記憶装置、３
・・外部配憧Ｐ：僅、ｔ・・・Ｄ Ｍ Ａ転送制御同格
、ｊ・・・レジスタ／カウンタ、３／・・・ＲＡ Ｍ１
．３．）、−ＲＯＭ 。
ピー−クシステムのブロック図、第、？図は本発明θ）
第２０＋！ｊｔ加・例によるマイクロコンピーータシス
テムのブロック図である・ ／・・・マイクロプロセッサ、！・・・主記憶装置、３
・・外部配憧Ｐ：僅、ｔ・・・Ｄ Ｍ Ａ転送制御同格
、ｊ・・・レジスタ／カウンタ、３／・・・ＲＡ Ｍ１
．３．）、−ＲＯＭ 。
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサと、このマイクロプロセッサに接続
された主記憶装置と、前記マイクロプロセッサに接続さ
れこの主記憶装置の記憶容量を補う外部記憶装置とを備
えたマイクロコンビエータシステムにおいて、 前記外部記憶装置は読み書き可能な半導体記憶装置と読
み出し専用の半導体記憶装置とを備え、この読み出し専
用の半導体記憶装置には前記マイクロプロセッサのオペ
レーティングシステムプログラム等の固定プログラムを
記憶したことを特徴トスルマイクロコンビエータシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182545A JPS5971558A (ja) | 1982-10-18 | 1982-10-18 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182545A JPS5971558A (ja) | 1982-10-18 | 1982-10-18 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5971558A true JPS5971558A (ja) | 1984-04-23 |
Family
ID=16120156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57182545A Pending JPS5971558A (ja) | 1982-10-18 | 1982-10-18 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5971558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63101942A (ja) * | 1986-10-20 | 1988-05-06 | Hitachi Ltd | 情報処理装置 |
| JPS63240616A (ja) * | 1987-03-28 | 1988-10-06 | Toshiba Corp | Ｒｏｍ／ｒａｍデイスク装置 |
| JPH01280892A (ja) * | 1988-05-06 | 1989-11-13 | Mitsubishi Electric Corp | メモリカード |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558616A (en) * | 1978-06-29 | 1980-01-22 | Fujitsu Ltd | Storage device control system |
| JPS57132256A (en) * | 1981-02-09 | 1982-08-16 | Sony Corp | Memory device |
-
1982
- 1982-10-18 JP JP57182545A patent/JPS5971558A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558616A (en) * | 1978-06-29 | 1980-01-22 | Fujitsu Ltd | Storage device control system |
| JPS57132256A (en) * | 1981-02-09 | 1982-08-16 | Sony Corp | Memory device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63101942A (ja) * | 1986-10-20 | 1988-05-06 | Hitachi Ltd | 情報処理装置 |
| JPS63240616A (ja) * | 1987-03-28 | 1988-10-06 | Toshiba Corp | Ｒｏｍ／ｒａｍデイスク装置 |
| JPH01280892A (ja) * | 1988-05-06 | 1989-11-13 | Mitsubishi Electric Corp | メモリカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2717674B2 (ja) | バスマスタ | |
| JPH11514465A (ja) | 揮発性記憶装置内へのファンクションの高速遠隔ローディングの方法と機器 | |
| EP0353090A3 (en) | Image processing system | |
| JPH01263737A (ja) | エミュレーション装置 | |
| JPS5971558A (ja) | マイクロコンピユ−タシステム | |
| JPS645341B2 (ja) | ||
| JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
| JPH07271654A (ja) | コントローラ | |
| JP3449749B2 (ja) | 情報処理装置 | |
| JP2919001B2 (ja) | 半導体集積回路装置 | |
| JPH0235551A (ja) | チャネル装置におけるアドレス変換方式 | |
| JPS5821734B2 (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH0877062A (ja) | アドレス管理装置 | |
| JPS5947624A (ja) | システムプログラムのロ−ド方式 | |
| JPS58137066A (ja) | 計算機システムのメモリアクセス制御方法 | |
| JPS6217879Y2 (ja) | ||
| JPS6113628B2 (ja) | ||
| JPS6022381B2 (ja) | メモリアドレス制御方式 | |
| JPS6137655B2 (ja) | ||
| JPS60132254A (ja) | デ−タ処理装置 | |
| JPH04130553A (ja) | 電子計算機 | |
| JPH04137050A (ja) | マイクロコンピュータシステム | |
| JPH0120781B2 (ja) | ||
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPS6345669A (ja) | マルチプロセツサシステム |