JPS60159927A - 大容量補助記憶装置の制御用ｌｓｉ - Google Patents
大容量補助記憶装置の制御用ｌｓｉInfo
- Publication number
- JPS60159927A JPS60159927A JP59016768A JP1676884A JPS60159927A JP S60159927 A JPS60159927 A JP S60159927A JP 59016768 A JP59016768 A JP 59016768A JP 1676884 A JP1676884 A JP 1676884A JP S60159927 A JPS60159927 A JP S60159927A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- dma
- hard disk
- interface
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、大容量補助記憶装置の制御用ＬＳＩに関する
ものである。
ものである。
〈従来技術〉
通常、高速の大容量補助記憶装置に関しては、そのバッ
クアップシステムが不可欠である。このことは、ハード
ディスク装置の場合についても同様であり、バックアッ
プシステムが必要となる。
クアップシステムが不可欠である。このことは、ハード
ディスク装置の場合についても同様であり、バックアッ
プシステムが必要となる。
この場合、比較的安価で高速なバックアップ装置として
、フロッピィディスク装置がよく使われる。
、フロッピィディスク装置がよく使われる。
しかし従来のシステムでは、この２つの装置について、
それぞれ別々のインターフェイスを用意しなければなら
ない。しかも、高速で、ホストコンピュータの負担なし
にデータ転送を行なうには、必ずＤＭＡ（直接メモリ嘩
アクセス）が必要となり、インターフェイスはより複雑
なものとなる。
それぞれ別々のインターフェイスを用意しなければなら
ない。しかも、高速で、ホストコンピュータの負担なし
にデータ転送を行なうには、必ずＤＭＡ（直接メモリ嘩
アクセス）が必要となり、インターフェイスはより複雑
なものとなる。
〈発明の目的〉
本発明は、バックアップ装置をもつ補助記憶システムに
対し、２つの補助記憶装置のインターフェイスを簡素化
するための１チツプコントローラを提供し、内部にプロ
セッサをもち、２つの補助記憶装置に関する制御をすべ
てチップ内で処理するとともに、更にＤＭＡ機能を内蔵
し、ホストコンピュータとはチップ内のバッファＲＡＭ
単位でデータの転送を行なうものである。
対し、２つの補助記憶装置のインターフェイスを簡素化
するための１チツプコントローラを提供し、内部にプロ
セッサをもち、２つの補助記憶装置に関する制御をすべ
てチップ内で処理するとともに、更にＤＭＡ機能を内蔵
し、ホストコンピュータとはチップ内のバッファＲＡＭ
単位でデータの転送を行なうものである。
〈実施例〉
以下図面に従って本発明の一実施例を詳細に説明する。
図面は、本発明によるＬＳＩ内部の回路構成例を示すブ
ロック図である。本ＬＳＩ １は、プロセッサ部２．ホ
ストインクフェイス部３．ディスクコントロール部４と
からなる。ホストコンピュータ（図示せず）とはシステ
ムバス５を介して接続される。
ロック図である。本ＬＳＩ １は、プロセッサ部２．ホ
ストインクフェイス部３．ディスクコントロール部４と
からなる。ホストコンピュータ（図示せず）とはシステ
ムバス５を介して接続される。
プロセッサ部２は、プロセッサユニット２１とＲＯＭ＠
ＲＡＭ２２よりなり、本ＬＳＩＩの動作全体の管理、コ
マンドの解析、ディスクの切換。
ＲＡＭ２２よりなり、本ＬＳＩＩの動作全体の管理、コ
マンドの解析、ディスクの切換。
ＤＭＡの制御、ステータスの管理、エラーリトライなど
を行なう。
を行なう。
ホストインターフェイス部３は、バッファＲＡＭ３１、
ＤＭＡ制御回路部３２．コマンドレジスタ８８、ステー
タスレジスタ３４．及びリード／ライト・割込み制御部
８５よりなる。バッファＲＡＭ８１の容量は、例えば１
０２４バイトでディスクの１セクタ分の容量をもち、デ
ータはリード、ライト時、一時このバッファに貯えられ
る。そして、ホストコンピュータとのデータ転送はＤＭ
Ａ制御回路部３２の動作に基づいて行なわれる。またコ
マンドレジスタ３８．ステータスレジスタ８４は、ホス
トコンピュータからのコマンド、ステータスの受渡しを
行なう。実行の終了時あるいはエラ一時は、ホストコン
ピュータに割込みがかかり、ステータスがセットされる
。
ＤＭＡ制御回路部３２．コマンドレジスタ８８、ステー
タスレジスタ３４．及びリード／ライト・割込み制御部
８５よりなる。バッファＲＡＭ８１の容量は、例えば１
０２４バイトでディスクの１セクタ分の容量をもち、デ
ータはリード、ライト時、一時このバッファに貯えられ
る。そして、ホストコンピュータとのデータ転送はＤＭ
Ａ制御回路部３２の動作に基づいて行なわれる。またコ
マンドレジスタ３８．ステータスレジスタ８４は、ホス
トコンピュータからのコマンド、ステータスの受渡しを
行なう。実行の終了時あるいはエラ一時は、ホストコン
ピュータに割込みがかかり、ステータスがセットされる
。
ディスクコントロール部４は、ディスク切換え部４１．
シリアル←パラレル変換・ＣＲＣ制御部４２、フロビイ
ディスク制御回路部４８．ハードディスク制御回路部４
３よりなる。ここで、ディスクのフォーマットに応じた
処理をし、各々の装置のインターフェイス信号を作成す
る。またデータに対し、シリアル←パラレルの相互変換
を行ない、同時にＣＲＣ（巡回冗長検査）の制御を行な
う。これらの実行は、すべてプロセッサ部２の管理下で
動作し、動作の状態や結果はプロセッサ部２で解析され
、適切な処理を行なう。またプロセッサ部２はホストコ
ンピュータから指定される論理アドレスにより、フロッ
ピィ制御回路部４３とハードディスク制御回路部４４と
の切換えを行なう。
シリアル←パラレル変換・ＣＲＣ制御部４２、フロビイ
ディスク制御回路部４８．ハードディスク制御回路部４
３よりなる。ここで、ディスクのフォーマットに応じた
処理をし、各々の装置のインターフェイス信号を作成す
る。またデータに対し、シリアル←パラレルの相互変換
を行ない、同時にＣＲＣ（巡回冗長検査）の制御を行な
う。これらの実行は、すべてプロセッサ部２の管理下で
動作し、動作の状態や結果はプロセッサ部２で解析され
、適切な処理を行なう。またプロセッサ部２はホストコ
ンピュータから指定される論理アドレスにより、フロッ
ピィ制御回路部４３とハードディスク制御回路部４４と
の切換えを行なう。
上記したように、プロセッサ部２及びホストインターフ
ェイス部３はフロビイディスク装置とハードディスク装
置に対して共通に使用されるものであり、プロセッサの
使用効率がよく、ホストコンピュータの負担を軽減し、
しかも両装置に共通に使用されるＤＭＡ機能を内蔵して
いてそれらのインターフェイスをより簡単に実現できる
。
ェイス部３はフロビイディスク装置とハードディスク装
置に対して共通に使用されるものであり、プロセッサの
使用効率がよく、ホストコンピュータの負担を軽減し、
しかも両装置に共通に使用されるＤＭＡ機能を内蔵して
いてそれらのインターフェイスをより簡単に実現できる
。
なお、上記した実施例では、ハードディスク装置のバッ
クアップ装置としてフロッピィディスク装置を用いたも
のを説明したが、ハードディスク装置とＭＴ（磁気テー
プ）装置あるいはＣＭＴ（カセット磁気テープ）装置等
についても、同様に１チツプコントローラとして容易に
構成できる。
クアップ装置としてフロッピィディスク装置を用いたも
のを説明したが、ハードディスク装置とＭＴ（磁気テー
プ）装置あるいはＣＭＴ（カセット磁気テープ）装置等
についても、同様に１チツプコントローラとして容易に
構成できる。
〈発明の効果〉
以上のように本発明のＬＳＩは、内部にプロセッサをも
ち、ハードディスク装置とこのバックアップ、装置の両
方を管理し、ホストコンピュータの負担′ヲ軽減し、ま
たＤＭＡ機能の内蔵により一層インターフェイスを簡単
なものとすることができる。
ち、ハードディスク装置とこのバックアップ、装置の両
方を管理し、ホストコンピュータの負担′ヲ軽減し、ま
たＤＭＡ機能の内蔵により一層インターフェイスを簡単
なものとすることができる。
図面は本発明の一実施例を示すＬＳＩ内部のブロック図
である。 １・・・ＬＳＩ、２・・・プロセッサ部、３・・・ホス
トインターフェイス部、４・・・ディスクコントロール
部。 ３Ｉ・・・バッファＲＡＭ 、３２・・・ＤＭＡ制御回
路部。 ４３・・・フロッピィディスク制御回路部、４４・・・
ハードディスク制御回路部。
である。 １・・・ＬＳＩ、２・・・プロセッサ部、３・・・ホス
トインターフェイス部、４・・・ディスクコントロール
部。 ３Ｉ・・・バッファＲＡＭ 、３２・・・ＤＭＡ制御回
路部。 ４３・・・フロッピィディスク制御回路部、４４・・・
ハードディスク制御回路部。
Claims (1)
- １、ハードディスク装置と該ハードディスク装置のバッ
クアップ装置の両方を制御できるＬＳＩであって、前記
ハードディスク装置と前記バックアップ装置の両方に関
する制御の処理を行なうプロセッサ手段と、前記ハード
ディスク装置と前記バックアップ装置に共通に使用され
るバッファＲＡＭ及びＤＭＡ制御手段とを有してなるこ
とを特徴とする大容量補助記憶装置の制御用ＬＳＩ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016768A JPS60159927A (ja) | 1984-01-30 | 1984-01-30 | 大容量補助記憶装置の制御用ｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59016768A JPS60159927A (ja) | 1984-01-30 | 1984-01-30 | 大容量補助記憶装置の制御用ｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60159927A true JPS60159927A (ja) | 1985-08-21 |
Family
ID=11925392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59016768A Pending JPS60159927A (ja) | 1984-01-30 | 1984-01-30 | 大容量補助記憶装置の制御用ｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60159927A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462704A (en) * | 1987-09-02 | 1989-03-09 | Fanuc Ltd | High speed working system |
-
1984
- 1984-01-30 JP JP59016768A patent/JPS60159927A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6462704A (en) * | 1987-09-02 | 1989-03-09 | Fanuc Ltd | High speed working system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020124138A1 (en) | Internal copy for a storage controller | |
| JPH07281840A (ja) | ２重化ディスク記録装置 | |
| JPS627572B2 (ja) | ||
| JPS60159927A (ja) | 大容量補助記憶装置の制御用ｌｓｉ | |
| JPH04111113A (ja) | ハードディスクエミュレータ | |
| JPH11143646A (ja) | 外部記憶サブシステムの制御方法および外部記憶サブシステム | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPS6331806B2 (ja) | ||
| JP3555871B2 (ja) | ディスクアレイ装置 | |
| JP3794322B2 (ja) | データコピーシステム | |
| JPS58125128A (ja) | 計算機システム | |
| JPH0410096B2 (ja) | ||
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPH05181613A (ja) | 情報処理装置 | |
| JPS58223860A (ja) | 磁気デイスク制御装置 | |
| JPH0876940A (ja) | ディスクアレイ制御方法 | |
| JPH0514353Y2 (ja) | ||
| JPH0375952B2 (ja) | ||
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPS6054062A (ja) | 入出力デ−タ転送方式 | |
| JPH09114674A (ja) | ハードディスク装置 | |
| JPH03127116A (ja) | 増設メモリ装置 | |
| JPS62298827A (ja) | 半導体フアイルメモリ制御装置 | |
| JPS60167035A (ja) | 入出力制御装置 | |
| JPS61208534A (ja) | 半導体デイスク制御方式 |