JPS6054062A - 入出力デ−タ転送方式 - Google Patents
入出力デ−タ転送方式Info
- Publication number
- JPS6054062A JPS6054062A JP58161757A JP16175783A JPS6054062A JP S6054062 A JPS6054062 A JP S6054062A JP 58161757 A JP58161757 A JP 58161757A JP 16175783 A JP16175783 A JP 16175783A JP S6054062 A JPS6054062 A JP S6054062A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- input
- control circuit
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ト）発明の技術分野
本発明は入出力データ転送方式、特に計算機システムに
接続される入出力装置システムにおいて、データ転送時
の入出力制御装置のデータ要求に上位装置が応答できず
にデータが失われ、データオーバラン状態が生じたとき
、該データ転送の再試行を、直接入出力装置をアクセス
することなく半導体メモリをアクセスするこ吉によって
行い、オーバラン再試行の処理時間低減を可能とした入
出力データ転送方式に関するものである。
接続される入出力装置システムにおいて、データ転送時
の入出力制御装置のデータ要求に上位装置が応答できず
にデータが失われ、データオーバラン状態が生じたとき
、該データ転送の再試行を、直接入出力装置をアクセス
することなく半導体メモリをアクセスするこ吉によって
行い、オーバラン再試行の処理時間低減を可能とした入
出力データ転送方式に関するものである。
（Ｉ（） 従来技術と問題点
第１図は入出力装置システムの例、第２図は従来のディ
スクキャッシュ機構のブロック図、第３図は従来方式の
問題点説明図を示す。
スクキャッシュ機構のブロック図、第３図は従来方式の
問題点説明図を示す。
第１図図示入出力装置システム１は、計算機の外部記憶
装置として用いられる磁気ディスク・サブシステムの接
続構成例である。本発明は、これに限られるわけではな
いが、以下、第１図のようなシステム構成を例にして説
明する。図中、２はディスク制御装置（ＤＫＣ）、３は
ディスク装置（ＤＫＵ）、４はディスクキャッシュ機構
（ＤＣＦ：Ｄｉｚｋ Ｃａｃｈｅ ｐｔａｔｕ、ｒｅ
）を表わす。
装置として用いられる磁気ディスク・サブシステムの接
続構成例である。本発明は、これに限られるわけではな
いが、以下、第１図のようなシステム構成を例にして説
明する。図中、２はディスク制御装置（ＤＫＣ）、３は
ディスク装置（ＤＫＵ）、４はディスクキャッシュ機構
（ＤＣＦ：Ｄｉｚｋ Ｃａｃｈｅ ｐｔａｔｕ、ｒｅ
）を表わす。
ディスク制御装置２は、上位装置であるチャネルからの
指示により、ディスク装置３に記憶されているデータの
読み出し、あるいはデータの書き込みを制御する装置で
ある。ディスクキャッシュ機構４は、ディスク装置３の
機械的動作に伴うデータアクセス時間を短縮するための
装置であって、ディスク制御装置２の指示により、ディ
スク装置３から読み出され、ディスク制御装置２へ送出
されるデータを取り込み、ディスクキャッシュ機構４内
の半導体メモリに貯える。そして、次にチャネルからの
指示により読み取り要求があったデータが、既に半導体
メモリに貯えられていれば、ディスク装置ゴをアクセス
することなく、該データをディスク制御装置２へ送出す
る。
指示により、ディスク装置３に記憶されているデータの
読み出し、あるいはデータの書き込みを制御する装置で
ある。ディスクキャッシュ機構４は、ディスク装置３の
機械的動作に伴うデータアクセス時間を短縮するための
装置であって、ディスク制御装置２の指示により、ディ
スク装置３から読み出され、ディスク制御装置２へ送出
されるデータを取り込み、ディスクキャッシュ機構４内
の半導体メモリに貯える。そして、次にチャネルからの
指示により読み取り要求があったデータが、既に半導体
メモリに貯えられていれば、ディスク装置ゴをアクセス
することなく、該データをディスク制御装置２へ送出す
る。
従来のディスクキャッシュ機構４の内部構成は、第２図
図示の如くになっている。命令制御実行部５は、指令線
ＴＡＧＯＵＴを介してディスク制御装置から送られてく
る指令を解読し、実行するものである。データ転送制御
回路６は、ディスク装置から読み出されたデータを、デ
ィスク制御装置へ転送すると同時に、半導体メモリ７に
も転送し記憶させる回路である。また、ライト時におい
て、半導体メモリ７の内容とディスク装置上のデータと
を一致させるための、いわゆるライトスルーについても
、命令制御実行部５の制御に基き、データ転送制御回路
６が制御する。半導体メモリ７は例えば４ＭＢの大きさ
を持ち、アクセスがあったディスク装置上のデータを、
１トラック単位で保持する。
図示の如くになっている。命令制御実行部５は、指令線
ＴＡＧＯＵＴを介してディスク制御装置から送られてく
る指令を解読し、実行するものである。データ転送制御
回路６は、ディスク装置から読み出されたデータを、デ
ィスク制御装置へ転送すると同時に、半導体メモリ７に
も転送し記憶させる回路である。また、ライト時におい
て、半導体メモリ７の内容とディスク装置上のデータと
を一致させるための、いわゆるライトスルーについても
、命令制御実行部５の制御に基き、データ転送制御回路
６が制御する。半導体メモリ７は例えば４ＭＢの大きさ
を持ち、アクセスがあったディスク装置上のデータを、
１トラック単位で保持する。
例えば、従来、データオーバランが生じると、第３図図
示の如く制御されていた。第３図中、ＩＭはディスク・
トラック上のインデックス・マーク、Ｒはレコードを表
わす。例えばＬ−８，几、、Ｒ１ｒＬ＋。
示の如く制御されていた。第３図中、ＩＭはディスク・
トラック上のインデックス・マーク、Ｒはレコードを表
わす。例えばＬ−８，几、、Ｒ１ｒＬ＋。
の３レコードの読み出し要求があって、レコード几、を
読み出しているときに、チャネル等の上位装置が、何ら
かの原因で応答できずに、データオーバランが発生した
とする。ディスク制御装置とチャネルとの結合は、オー
バランが検出されると一旦解除され、再試行要求が出さ
れる。このとき、レコード几ユとレコードＲｒＬ十、の
データ転送シーケンスを保証する必要があるので、第３
図にデバイス動作として示すように、次にレコードＲｒ
Ｌが現われるまでの回転待ち時間を必要とする。そのた
め、例えば１回の再試行につき、１０ｍ、ないし２０ｍ
、の時間的ロスが生じるという問題があった。
読み出しているときに、チャネル等の上位装置が、何ら
かの原因で応答できずに、データオーバランが発生した
とする。ディスク制御装置とチャネルとの結合は、オー
バランが検出されると一旦解除され、再試行要求が出さ
れる。このとき、レコード几ユとレコードＲｒＬ十、の
データ転送シーケンスを保証する必要があるので、第３
図にデバイス動作として示すように、次にレコードＲｒ
Ｌが現われるまでの回転待ち時間を必要とする。そのた
め、例えば１回の再試行につき、１０ｍ、ないし２０ｍ
、の時間的ロスが生じるという問題があった。
（Ｑ 本発明の目的と構成
本発明は上記問題点の解決を図り、入出力データ転゛送
におけるデータオーバラン発生時の再試行に対して、入
出力制御装置と入出力装置との間に設けられた半導体メ
モリからデータを読み出して転送することにより、再試
行時間を短縮し、計算機システムの使用効率を高めるこ
とを目的としている。そのため、本発明の入出力データ
転送方式は、入出力制御装置と入出力装置間に半導体メ
モリを配置し、上記入出力装置の機械的動作によるデー
タ転送遅延を吸収するキャッシュ機構をそなえた入出力
装置システムにおいて、上記キャッシュ機構は、上記入
出力制御装置と上記半導体メモリ間のデータ転送を制御
する第１のデータ転送制御回路と、上記半導体メモリと
上記入出力装置間のデータ転送を制御する第２のデータ
転送制御回路とをそなえ、上記第１のデータ転送制御回
路は、データオーバラン発生時における上記入出力制御
装置からのデータ転送再試行要求に対し、上記第２のデ
ータ転送制御回路が前のアクセスで用意した上記半導体
メモリ上のデータを送出する制御を行うよう構成したこ
とを特徴としている。以下図面を参照しつつ実施例に従
って説明する。
におけるデータオーバラン発生時の再試行に対して、入
出力制御装置と入出力装置との間に設けられた半導体メ
モリからデータを読み出して転送することにより、再試
行時間を短縮し、計算機システムの使用効率を高めるこ
とを目的としている。そのため、本発明の入出力データ
転送方式は、入出力制御装置と入出力装置間に半導体メ
モリを配置し、上記入出力装置の機械的動作によるデー
タ転送遅延を吸収するキャッシュ機構をそなえた入出力
装置システムにおいて、上記キャッシュ機構は、上記入
出力制御装置と上記半導体メモリ間のデータ転送を制御
する第１のデータ転送制御回路と、上記半導体メモリと
上記入出力装置間のデータ転送を制御する第２のデータ
転送制御回路とをそなえ、上記第１のデータ転送制御回
路は、データオーバラン発生時における上記入出力制御
装置からのデータ転送再試行要求に対し、上記第２のデ
ータ転送制御回路が前のアクセスで用意した上記半導体
メモリ上のデータを送出する制御を行うよう構成したこ
とを特徴としている。以下図面を参照しつつ実施例に従
って説明する。
（ト）発明の実施例
第４図は本発明の一実施例構成ブロック図、第５図は本
発明の一実施例制御説明図を示す。
発明の一実施例制御説明図を示す。
図中、符号２ないし５，７は第１図およびＰＪ２図に対
応し、１０は第１のデータ転送制御回路、１１は第２の
データ転送制御回路を表わす。
応し、１０は第１のデータ転送制御回路、１１は第２の
データ転送制御回路を表わす。
ディスクキャッシュ機構４には、各々独立に動作するこ
とが可能な第１のデータ転送制御回路１０と、第２のデ
ータ転送制御回路１１とが設けられる。第１のデータ転
送制御回路１ｏは、命令制御実行部５の制御のもとに、
ディスク制御装置２と、半導体メモリ７および第２のデ
ータ転送制御回路１１との間のデータ転送を制御する。
とが可能な第１のデータ転送制御回路１０と、第２のデ
ータ転送制御回路１１とが設けられる。第１のデータ転
送制御回路１ｏは、命令制御実行部５の制御のもとに、
ディスク制御装置２と、半導体メモリ７および第２のデ
ータ転送制御回路１１との間のデータ転送を制御する。
一方、第２のデータ転送制御回路１１は、半導体メモリ
７および第１のデータ転送制御回路１ｏと、ディスク装
置３との間のデータ転送を制御する。第１のデータ転送
制御口□路１ｏは、通常ディスク制御装置２および第２
のデータ転送制御回路１１と連動して動作する。
７および第１のデータ転送制御回路１ｏと、ディスク装
置３との間のデータ転送を制御する。第１のデータ転送
制御口□路１ｏは、通常ディスク制御装置２および第２
のデータ転送制御回路１１と連動して動作する。
ディスク装置３からデータを読み出す場合、ディスク制
御装置２から読み出し指令が、指令線ＴＡＧＯＵＴを介
して、ディスク装置３および命令制御実行部５へ送られ
る。これにより、ディスク装置３から読み出されたデー
タが、第２のデータ転送制御回路１１に入り、第２のデ
ータ転送制御回路１１は、このデータを半導体メモリ７
に格納するととも１こ、第１のデー′夕転送制御回路１
ｏへも送出する。第１のデータ転送制御回路１ｏは、る
。
御装置２から読み出し指令が、指令線ＴＡＧＯＵＴを介
して、ディスク装置３および命令制御実行部５へ送られ
る。これにより、ディスク装置３から読み出されたデー
タが、第２のデータ転送制御回路１１に入り、第２のデ
ータ転送制御回路１１は、このデータを半導体メモリ７
に格納するととも１こ、第１のデー′夕転送制御回路１
ｏへも送出する。第１のデータ転送制御回路１ｏは、る
。
ここでディスク制御装置２のデータ要求に対して、上位
装置のチャネルの応答が遅れ、ディスク制御装置でオー
バランが検出されたとする。この場合、ディスク制御装
置２は、ディスクキャッシュ機構４に対し再度間じし、
コードのデータ読み出し指示を送出する。一方、ディス
ク装置３に対しては、通常の場合と同様に、次のレコー
ドのデータを読み出す指示を出す。
装置のチャネルの応答が遅れ、ディスク制御装置でオー
バランが検出されたとする。この場合、ディスク制御装
置２は、ディスクキャッシュ機構４に対し再度間じし、
コードのデータ読み出し指示を送出する。一方、ディス
ク装置３に対しては、通常の場合と同様に、次のレコー
ドのデータを読み出す指示を出す。
ディスクキャッシュ機構４は、上記読み出し指示に対し
て、オーバランが発生したレコードのデータを半導体メ
モリ７から取り出し、ディスク制御装置２へ第１のデー
タ転送制御回路１０を通して送出する。また、ディスク
装置３から送られてくるデータは、第２のデータ転送制
御回路１１を通して半導体メモリ７に貯え、次のディス
ク制御装置２へのデータ転送に備える。なお、第１のデ
ータ転送制御回路１０および第２のデータ転送制御回路
１１の内部回路については、それぞれ笥２図に示した周
知のデータ転送制御回路６と同様な技術で構成できるの
で、詳しい説明は省略する。命令制御実行部５について
も同様である。
て、オーバランが発生したレコードのデータを半導体メ
モリ７から取り出し、ディスク制御装置２へ第１のデー
タ転送制御回路１０を通して送出する。また、ディスク
装置３から送られてくるデータは、第２のデータ転送制
御回路１１を通して半導体メモリ７に貯え、次のディス
ク制御装置２へのデータ転送に備える。なお、第１のデ
ータ転送制御回路１０および第２のデータ転送制御回路
１１の内部回路については、それぞれ笥２図に示した周
知のデータ転送制御回路６と同様な技術で構成できるの
で、詳しい説明は省略する。命令制御実行部５について
も同様である。
上記の如く、ディスクキャッシュ機構４のデータ転送制
御回路を２系統に分けることにより、ディスクキャッシ
ュ機構４の半導体メモリ７の読み出し／書き込みを時分
割ではあるが実質的に同時動作させ、データオーバラン
発生時に、ディスク記憶媒体の回転待ちを伴うことなく
、再試行処理を行うことが可能となる。
御回路を２系統に分けることにより、ディスクキャッシ
ュ機構４の半導体メモリ７の読み出し／書き込みを時分
割ではあるが実質的に同時動作させ、データオーバラン
発生時に、ディスク記憶媒体の回転待ちを伴うことなく
、再試行処理を行うことが可能となる。
すなわち、本発明の場合、データオーバラン発生に・対
して、例えば第５図のタイムチャートに示す如く処理さ
れる。レコードＲｎでデータオーバランが発生しても、
チャネルとの再結合後、半導体メモリからレコード几、
のデータが読み出されて転送される。この動作に並行し
て、レコード” ＋Ｌ ＋ ｒのデータが、半導体メモ
リに書き込まれ、次のレコードのデータ要求に対する準
備が行われる。従って、チャネル転送実時間は変らない
が、デバイス動作時間すなわちディスク装置のデータ転
送のための動作時間は、大幅に短縮される。
して、例えば第５図のタイムチャートに示す如く処理さ
れる。レコードＲｎでデータオーバランが発生しても、
チャネルとの再結合後、半導体メモリからレコード几、
のデータが読み出されて転送される。この動作に並行し
て、レコード” ＋Ｌ ＋ ｒのデータが、半導体メモ
リに書き込まれ、次のレコードのデータ要求に対する準
備が行われる。従って、チャネル転送実時間は変らない
が、デバイス動作時間すなわちディスク装置のデータ転
送のための動作時間は、大幅に短縮される。
以上、磁気ディスク・サブシステムを例に説明したが、
他のキャッシュ機構を有する入出力装置システムにも同
様に適用できる。
他のキャッシュ機構を有する入出力装置システムにも同
様に適用できる。
（２）発明の詳細
な説明した如く、本発明によれば、データオーバランに
よる再試行の処理時間を大幅に短縮することができ、計
算機システムの使用効率を高めることが可能となる。
よる再試行の処理時間を大幅に短縮することができ、計
算機システムの使用効率を高めることが可能となる。
第１図は入出力装置システムの例、第２図は従来のディ
スクキャッシュ機構のブロック図、第３図は従来方式の
問題点説明図、第４図は本発明の一実施例構成ブロック
図、第５図は本発明の一実施例制御説明図を示す。 図中、２はディスク制−御装置、３はディスク装置、４
はディスクキャッシュ機構、５は命令制御実行部、７は
半導体メモリ、１０は第１のデータ転送制御回路、１工
は第２のデータ転送制御回路を表わす。 特許出願人 富士通株式会社 代理人 弁理士 森 １） 寛（外１名）１８３θρｇ
ｄ４
スクキャッシュ機構のブロック図、第３図は従来方式の
問題点説明図、第４図は本発明の一実施例構成ブロック
図、第５図は本発明の一実施例制御説明図を示す。 図中、２はディスク制−御装置、３はディスク装置、４
はディスクキャッシュ機構、５は命令制御実行部、７は
半導体メモリ、１０は第１のデータ転送制御回路、１工
は第２のデータ転送制御回路を表わす。 特許出願人 富士通株式会社 代理人 弁理士 森 １） 寛（外１名）１８３θρｇ
ｄ４
Claims (1)
- 入出力制御装置と入出力装置間に半導体メモリを配置し
、上記入出力装置の機械的動作によるデータ転送遅延を
吸収するキャッシュ機構をそなえた入出力装置システム
において、上記キャッシュ機構は、上記入出力制御装置
と上記半導体メモリ間のデータ転送を制御する第１のデ
ータ転送制御回路゛と、上記半導体メモリと上記入出力
装置間のデータ転送を制御する第２のデータ転送制御回
路とをそなえ、上記第１のデータ転送制御回路は、デー
タオーバラン発生時における上記入出力制御装置からの
データ転送再試行要求に対し、上記第２のデータ転送制
御回路が前のアクセスで用意した上記半導体メモリ上の
データを送出する制御を行うよう構成したことを特徴と
する入出力データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161757A JPS6054062A (ja) | 1983-09-02 | 1983-09-02 | 入出力デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161757A JPS6054062A (ja) | 1983-09-02 | 1983-09-02 | 入出力デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6054062A true JPS6054062A (ja) | 1985-03-28 |
| JPH0122656B2 JPH0122656B2 (ja) | 1989-04-27 |
Family
ID=15741311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161757A Granted JPS6054062A (ja) | 1983-09-02 | 1983-09-02 | 入出力デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6054062A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01197863A (ja) * | 1988-02-02 | 1989-08-09 | Fujitsu Ltd | ローカル端末シミュレータ |
| JPH01204167A (ja) * | 1988-02-09 | 1989-08-16 | Fujitsu Ltd | ローカル端末シミュレータにおける入出力動作シミュレート方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123633A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Information transfer system |
-
1983
- 1983-09-02 JP JP58161757A patent/JPS6054062A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123633A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Information transfer system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01197863A (ja) * | 1988-02-02 | 1989-08-09 | Fujitsu Ltd | ローカル端末シミュレータ |
| JPH01204167A (ja) * | 1988-02-09 | 1989-08-16 | Fujitsu Ltd | ローカル端末シミュレータにおける入出力動作シミュレート方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0122656B2 (ja) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7240139B2 (en) | Disk array control device with two different internal connection systems | |
| US6009481A (en) | Mass storage system using internal system-level mirroring | |
| US6604171B1 (en) | Managing a cache memory | |
| US6513102B2 (en) | Internal copy for a storage controller | |
| US6591335B1 (en) | Fault tolerant dual cache system | |
| US6961832B2 (en) | Method and system for backing up data of data processing devices including fixed length block format data conversion to variable length block format | |
| JP2000181887A5 (ja) | ||
| JP2000187608A (ja) | 記憶装置サブシステム | |
| JPS6054062A (ja) | 入出力デ−タ転送方式 | |
| JPH01140326A (ja) | 磁気ディスク装置 | |
| JP3250859B2 (ja) | ディスクアレイ装置、コンピュータシステム及びデータ記憶装置 | |
| JPH04311219A (ja) | データバックアップ方式 | |
| JP3236166B2 (ja) | キャッシュ制御方法および情報処理装置 | |
| JPS58125128A (ja) | 計算機システム | |
| JPH1091363A (ja) | パリティ生成方式及びそれを用いたディスクアレイ制御装置 | |
| JPS6331806B2 (ja) | ||
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JP2811678B2 (ja) | キャッシュメモリ付データ処理装置 | |
| JPH10293656A (ja) | ディスク記憶システム及び同システムに適用する２重化方法 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH05233159A (ja) | ２重化補助記憶システム | |
| JPH047653A (ja) | 仮想記憶メモリ装置 | |
| JP2732951B2 (ja) | データ転送制御方法 | |
| JPH0876940A (ja) | ディスクアレイ制御方法 | |
| JPH0668738B2 (ja) | フアイル制御装置のライトバツク制御方式 |