JPH047653A - 仮想記憶メモリ装置 - Google Patents
仮想記憶メモリ装置Info
- Publication number
- JPH047653A JPH047653A JP2109022A JP10902290A JPH047653A JP H047653 A JPH047653 A JP H047653A JP 2109022 A JP2109022 A JP 2109022A JP 10902290 A JP10902290 A JP 10902290A JP H047653 A JPH047653 A JP H047653A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- virtual
- storage device
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は計算機において実記憶容量を越える記憶領域を
必要とする処理を行なうための仮想記憶メモリ装置に関
するものである。
必要とする処理を行なうための仮想記憶メモリ装置に関
するものである。
従来の技術
折紙 仮想記憶メモリ装置は大量のデータあるいは大き
なプログラムを小さな記憶装置しか持たない計算機上で
扱うために利用されている。以下図面を参照しなが収
上述した従来の仮想記憶メモリ装置の一例について説明
する。第3図は従来の仮想記憶メモリ装置の構成例を示
すものである。
なプログラムを小さな記憶装置しか持たない計算機上で
扱うために利用されている。以下図面を参照しなが収
上述した従来の仮想記憶メモリ装置の一例について説明
する。第3図は従来の仮想記憶メモリ装置の構成例を示
すものである。
第3図において、301はメモリ餓302は中央処理装
置303は仮想メモリ管理部で仮想アドレスから実アド
レスへの変換を行なう。305は中央処理装置302が
出力する仮想アドレ入 304は仮想アクセスコントロ
ールバフ、、 306は仮想アクセスデータバスであ
る。307は実アクセスコントロールバ入308は実ア
ドレスバフ、、 309は実アクセスデータバスであ
る。311は外部記憶装置N、 310は外部記憶装
置制御部でメモリ部301と外部記憶装置311間のデ
ータ転送を行なう。300は仮想メモリ管理部303と
メモリ部301とからなる仮想記憶メモリ装置であム
以上のように構成された仮想記憶メモリ装置について、
以下その動作について説明すも まずデータ書き込みの
場合、中央処理装置302の出方した仮想アドレス30
5は仮想メモリ管理部303において実アドレスに変換
され 実アドレスバス308に出方されも また書き込
みデータは中央処理装置302から仮想アクセスデータ
バス306に出方され そのまま実アクセスデータバス
309に出力されも 実アドレスバス308に出力され
た上記実アドレスはメモリ部301に与えられ 上記実
アドレスによって指定された番地に実アクセスデータバ
ス309上の書き込みデータが書き込まれる。次にデー
タ読み出しの場合中央処理装置302の出力した仮想ア
ドレス305は仮想メモリ管理部303において実アド
レスに変換され実アドレスバス308上に出力されも
実アドレスバス308上に出力された上記実アドレスは
メモリ部301に与えられ 上記実アドレスによって指
定された番地の内容が読み出され 実アクセスデータバ
ス309上に出力されも 実アクセスデータバス309
上の読み出しデータは仮想メモリ管理部303を通して
そのまま実アクセスデータバス306上に出力され中央
処理装置302にとり込まれる。上記データ読み書キの
制御は仮想アクセスコントロールバス304及び実アク
セスコントロールバス307を用いて行なう。
置303は仮想メモリ管理部で仮想アドレスから実アド
レスへの変換を行なう。305は中央処理装置302が
出力する仮想アドレ入 304は仮想アクセスコントロ
ールバフ、、 306は仮想アクセスデータバスであ
る。307は実アクセスコントロールバ入308は実ア
ドレスバフ、、 309は実アクセスデータバスであ
る。311は外部記憶装置N、 310は外部記憶装
置制御部でメモリ部301と外部記憶装置311間のデ
ータ転送を行なう。300は仮想メモリ管理部303と
メモリ部301とからなる仮想記憶メモリ装置であム
以上のように構成された仮想記憶メモリ装置について、
以下その動作について説明すも まずデータ書き込みの
場合、中央処理装置302の出方した仮想アドレス30
5は仮想メモリ管理部303において実アドレスに変換
され 実アドレスバス308に出方されも また書き込
みデータは中央処理装置302から仮想アクセスデータ
バス306に出方され そのまま実アクセスデータバス
309に出力されも 実アドレスバス308に出力され
た上記実アドレスはメモリ部301に与えられ 上記実
アドレスによって指定された番地に実アクセスデータバ
ス309上の書き込みデータが書き込まれる。次にデー
タ読み出しの場合中央処理装置302の出力した仮想ア
ドレス305は仮想メモリ管理部303において実アド
レスに変換され実アドレスバス308上に出力されも
実アドレスバス308上に出力された上記実アドレスは
メモリ部301に与えられ 上記実アドレスによって指
定された番地の内容が読み出され 実アクセスデータバ
ス309上に出力されも 実アクセスデータバス309
上の読み出しデータは仮想メモリ管理部303を通して
そのまま実アクセスデータバス306上に出力され中央
処理装置302にとり込まれる。上記データ読み書キの
制御は仮想アクセスコントロールバス304及び実アク
セスコントロールバス307を用いて行なう。
以上述べたデータ書き込み及びデータ読み出しの動作(
友 仮想メモリ管理部303での仮想アドレスから実ア
ドレスへの変換が成功した場合であった力(以下に上記
アドレス変換に失敗した場合の動作について説明する。
友 仮想メモリ管理部303での仮想アドレスから実ア
ドレスへの変換が成功した場合であった力(以下に上記
アドレス変換に失敗した場合の動作について説明する。
仮想メモリ管理部303での仮想アドレスから実アドレ
スへの変換に失敗した場合、仮想メモリ管理部はメモリ
部301へのアクセスを行なう前に中央処理装置302
に対して割り込みを発生する。仮想アドレスから実アド
レスへの変換に失敗する原因には2つあ41つは所望の
仮想アドレスに対応するデータが外部記憶装置311上
のみに存在する場合であり、もう1つは所望の仮想アド
レスに対応するデータが外部記憶装置311上にも存在
しない場合であ4 前者の場合、中央処理装置302は
外部記憶装置制御部310に対して、メモリ部301内
空き領域の読み込み充実アドレ入 読み込みデータの大
きさ、外部記憶装置311内の場所を指定して、外部記
憶装置311からのデータ読み込みを起動する。外部記
憶装置制御部310は実際に外部記憶装置311の動作
をコントロールして所望のデータを読み出し 実アクセ
スコントロールバス307、実アドレスバス30&
実アクセスデータバス309を通してメモリ部301に
書き込む。メモリ部301内に空き領域が存在しない場
合には外部記憶装置311がらのデータ読み出しに先だ
って、中央処理装置302がメモリ部301内の使用頻
度の低い領域を選びだし 上記領域の外部記憶装置31
1への書き込みを外部記憶装置制御部310に指令すも
後者の場合に1よ 異常メモリアクセスとしてエラー
処理を行なう。 (例えばヘンリー・エム・レヴイイ/
他「コンピュータ・プログラミング・アンド・アーキテ
クチュア・ザ・ヴアックス」ディジタル・イクィップメ
ント・コーポレーション、 1980. P263〜2
76(Henry M。
スへの変換に失敗した場合、仮想メモリ管理部はメモリ
部301へのアクセスを行なう前に中央処理装置302
に対して割り込みを発生する。仮想アドレスから実アド
レスへの変換に失敗する原因には2つあ41つは所望の
仮想アドレスに対応するデータが外部記憶装置311上
のみに存在する場合であり、もう1つは所望の仮想アド
レスに対応するデータが外部記憶装置311上にも存在
しない場合であ4 前者の場合、中央処理装置302は
外部記憶装置制御部310に対して、メモリ部301内
空き領域の読み込み充実アドレ入 読み込みデータの大
きさ、外部記憶装置311内の場所を指定して、外部記
憶装置311からのデータ読み込みを起動する。外部記
憶装置制御部310は実際に外部記憶装置311の動作
をコントロールして所望のデータを読み出し 実アクセ
スコントロールバス307、実アドレスバス30&
実アクセスデータバス309を通してメモリ部301に
書き込む。メモリ部301内に空き領域が存在しない場
合には外部記憶装置311がらのデータ読み出しに先だ
って、中央処理装置302がメモリ部301内の使用頻
度の低い領域を選びだし 上記領域の外部記憶装置31
1への書き込みを外部記憶装置制御部310に指令すも
後者の場合に1よ 異常メモリアクセスとしてエラー
処理を行なう。 (例えばヘンリー・エム・レヴイイ/
他「コンピュータ・プログラミング・アンド・アーキテ
クチュア・ザ・ヴアックス」ディジタル・イクィップメ
ント・コーポレーション、 1980. P263〜2
76(Henry M。
Levy et al、’ COMPUTERPROG
RAMMING AND ARCHITE CTURE
Tle VAX−11″、Digital Equi
pment Corporati、on、 1980.
p263p〜276)。)発明が解決しようとする課
題 しかしながら上記のような構成で(よ 仮想空間上のデ
ータを外部記憶装置に対して読み書きする処理をメイン
プロセッサが介在して行なうので、速度が遅くまたメイ
ンプロセッサを本来の演算以外の処理に浪費するという
問題点を有していた本発明は上記問題点に鑑へ 高速か
つメインプロセッサの介在の必要が少ない仮想記憶メモ
リ装置を提供するものである。
RAMMING AND ARCHITE CTURE
Tle VAX−11″、Digital Equi
pment Corporati、on、 1980.
p263p〜276)。)発明が解決しようとする課
題 しかしながら上記のような構成で(よ 仮想空間上のデ
ータを外部記憶装置に対して読み書きする処理をメイン
プロセッサが介在して行なうので、速度が遅くまたメイ
ンプロセッサを本来の演算以外の処理に浪費するという
問題点を有していた本発明は上記問題点に鑑へ 高速か
つメインプロセッサの介在の必要が少ない仮想記憶メモ
リ装置を提供するものである。
課題を解決するための手段
上記問題点を解決するために本発明の仮想記憶メモリ装
置は 仮想メモリ管理部と上記仮想メモリ管理部の要求
により外部記憶装置とメモリ部の間のデータ転送を行な
う外部記憶装置入出力部を設置す、さらに特許請求の範
囲第2項では外部記憶装置入出力部と外部記憶装置間に
専用の外部記憶装置入出力バスを設けた構成を備えたも
のであ4作用 本発明は上記した構成によって仮想空間上のデータの外
部記憶装置に対する読み書きの制御を中央処理装置外に
独立させたことにより、中央処理装置の仮想記憶装置に
関する介在を少なくすることができ高速な仮想記憶シス
テムを提供できることとなる。さらく 特許請求の範囲
第2項では外部記憶装置入出力部と外部記憶装置間に専
用の外部記憶装置入出力バスを設けることにより、シス
テムバスのトラフィックを低減することができも実施例 以下本発明の一実施例の仮想記憶メモリ装置について、
図面を参照しなから説明すも 第1図は本発明の第1の
実施例における仮想記憶メモリ装置のブロック図を示す
ものであム 第1図において、119は中央処理袋wL
101は仮想メモリ管理部103はメモリ訊117は外
部記憶装置制御a118は外部記憶装置102は外部記
憶装置入出力部であり仮想メモリ管理部101の要求に
従ってメモリ部103と外部記憶装置117間のデータ
転送をコントロールする。104は実アクセスコントロ
ールバス 105は実アドレス106は実アクセスデー
タバス107は入出力コントロールバス108は入出力
先頭アドレ、% 109は入出力データ長、110は
外部記憶先頭アドレス 111は外部記憶アクセスコン
トロールバス112は外部記憶アクセスアドレス 11
3は外部記憶アクセスデータバスである。114はシス
テムコントロールバス 115はシステムアドレスバス
116はシステムデータバスであモ100は仮想メモ
リ管理部101、外部記憶装置入出力部102. お
よびメモリ部103からなる仮想記憶メモリ装置であム
以上のように構成された仮想記憶メモリ装置について
、以下第1図を用いてその動作を説明すも まずデータ
書き込みの場合、中央処理装置119の出力した仮想ア
ドレスはシステムアドレスバス115に出力されも 上
記仮想アドレスは仮想メモリ管理部101において実ア
ドレスに変換され 実アドレス105としてメモリ部に
出力される。また書き込みデータは中央処理装置119
からシステムデータバス116に出力され そのまま実
アクセスデータバス106に出力されも 実アドレス1
05はメモリ部103に与えられ上記実アドレス105
によって指定された番地に実アクセスデータバス106
上の書き込みデータが書き込まれる。次にデータ読み出
しの場合 中央処理装置119の出力した仮想アドレス
はシステムアドレスバス115に出力される。上記仮想
アドレスは仮想メモリ管理部101において実アドレス
に変換され 実アドレス105としてメモリ部に与えら
れ 上記実アドレス105によって指定された番地の内
容が読み出され 実アクセスデータバス106上に出力
される。
置は 仮想メモリ管理部と上記仮想メモリ管理部の要求
により外部記憶装置とメモリ部の間のデータ転送を行な
う外部記憶装置入出力部を設置す、さらに特許請求の範
囲第2項では外部記憶装置入出力部と外部記憶装置間に
専用の外部記憶装置入出力バスを設けた構成を備えたも
のであ4作用 本発明は上記した構成によって仮想空間上のデータの外
部記憶装置に対する読み書きの制御を中央処理装置外に
独立させたことにより、中央処理装置の仮想記憶装置に
関する介在を少なくすることができ高速な仮想記憶シス
テムを提供できることとなる。さらく 特許請求の範囲
第2項では外部記憶装置入出力部と外部記憶装置間に専
用の外部記憶装置入出力バスを設けることにより、シス
テムバスのトラフィックを低減することができも実施例 以下本発明の一実施例の仮想記憶メモリ装置について、
図面を参照しなから説明すも 第1図は本発明の第1の
実施例における仮想記憶メモリ装置のブロック図を示す
ものであム 第1図において、119は中央処理袋wL
101は仮想メモリ管理部103はメモリ訊117は外
部記憶装置制御a118は外部記憶装置102は外部記
憶装置入出力部であり仮想メモリ管理部101の要求に
従ってメモリ部103と外部記憶装置117間のデータ
転送をコントロールする。104は実アクセスコントロ
ールバス 105は実アドレス106は実アクセスデー
タバス107は入出力コントロールバス108は入出力
先頭アドレ、% 109は入出力データ長、110は
外部記憶先頭アドレス 111は外部記憶アクセスコン
トロールバス112は外部記憶アクセスアドレス 11
3は外部記憶アクセスデータバスである。114はシス
テムコントロールバス 115はシステムアドレスバス
116はシステムデータバスであモ100は仮想メモ
リ管理部101、外部記憶装置入出力部102. お
よびメモリ部103からなる仮想記憶メモリ装置であム
以上のように構成された仮想記憶メモリ装置について
、以下第1図を用いてその動作を説明すも まずデータ
書き込みの場合、中央処理装置119の出力した仮想ア
ドレスはシステムアドレスバス115に出力されも 上
記仮想アドレスは仮想メモリ管理部101において実ア
ドレスに変換され 実アドレス105としてメモリ部に
出力される。また書き込みデータは中央処理装置119
からシステムデータバス116に出力され そのまま実
アクセスデータバス106に出力されも 実アドレス1
05はメモリ部103に与えられ上記実アドレス105
によって指定された番地に実アクセスデータバス106
上の書き込みデータが書き込まれる。次にデータ読み出
しの場合 中央処理装置119の出力した仮想アドレス
はシステムアドレスバス115に出力される。上記仮想
アドレスは仮想メモリ管理部101において実アドレス
に変換され 実アドレス105としてメモリ部に与えら
れ 上記実アドレス105によって指定された番地の内
容が読み出され 実アクセスデータバス106上に出力
される。
実アクセスデータバス106上の読み出しデータは仮想
メモリ管理部101を通してそのままシステムデータバ
ス116上に出力され 中央処理装置119にとり込ま
れも 上記データ読み書きの制御はシステムコントロー
ルバス114及び実アクセスコントロールバス104を
用いて行なう。以上述べたデータ書き込み及びデータ読
み出しの動作(よ 仮想メモリ管理部101での仮想ア
ドレスから実アドレスへの変換が成功した場合であった
力(以下に上記アドレス変換に失敗した場合の動作につ
いて説明する。仮想メモリ管理部101での仮想アドレ
スから実アドレスへの変換に失敗した場合、仮想メモリ
管理部はメモリ部103へのアクセスを行なう前にその
対応を行なう。仮想アドレスから実アドレスへの変換に
失敗する原因には2つある。 1つは所望の仮想アドレ
スに対応するデータが外部記憶装置118上のみに存在
する場合であり、もう1つは所望の仮想アドレスに対応
するデータが外部記憶装置118上にも存在しない場合
である。前者の場合、仮想メモリ管理部101は外部記
憶装置入出力部102に対して、メモリ部103内空き
領域の読み込み充実アドレスを入出力先頭アドレス10
8として、読み込みデータの大きさを入出力データ長1
09として、外部記憶装置lls内の場所を外部記憶先
頭アドレス110として指定して、外部記憶装置118
からのデータ読み込みを指令すム 外部記憶装置入出力
部102は与えられた条件にしたがって外部記憶装置制
御部117を介して外部記憶装置118上のデータを読
み出し 外部記憶アクセスコントロールバス111、外
部記憶アクセスアドレス112.および外部記憶アクセ
スデータバス113を通してメモリ部103の所望の場
所に上記読みだしデータを書き込む。メモリ部103内
に空き領域が存在しない場合には外部記憶装置118か
らのデータ読み出しに先だって、仮想メモリ管理部10
1がメモリ部103内の使用頻度の低い領域を選び出し
上記領域の外部記憶装置118への書き込みを外部記
憶装置入出力部102に指令する。後者の場合には 異
常メモリアクセスとして仮想メモリ管理部101が中央
処理装置119に対して割り込みを発生し 中央処理装
置119がエラニ処理を行なう。以上のように本実施例
によれば 中央処理装置からの要求及び外部記憶装置に
対する入出力データを転送するシステムバスと、情報を
記憶するメモリ部と、上記システムバスを通して外部か
ら与えられる仮想アドレスと上記メモリ部内の実アドレ
スの対応を管理する仮想メモリ管理部と、上記仮想メモ
リ管理部の要求により外部記憶装置と上記メモリ部の間
のデータ転送を行なう外部記憶装置入出力部とを設ける
ことにより、仮想記憶管理をほぼ自動化でき中央処理装
置の負荷を低減することができる。以下本発明の第2の
実施例について図面を参照しながら説明すも 第2図は
本発明の第2の実施例を示す仮想記憶メモリ装置のブロ
ック図であも 同図において、220は中央処理装置2
01は仮想メモリ管理数202はメモリa208は実ア
クセスコントロールバス209は実アドレス 210は
実アクセスデータバス204は入出力コントロールti
t、 205は入出力先頭アドレス 206は入出力
データ長、207は外部記憶先頭アドレ、(211は外
部記憶アクセスコントロールバス 212は外部記憶ア
クセスアトレア、、213は外部記憶アクセスデータバ
、’L 215はシステムコントロールバ、7..
216はシステムアドレスバス 217はシステムデー
タバスで、以上は第1図の構成と同様なものであも 第
1図の構成と異なるのは外部記憶装置入出力部203に
対して外部記憶装置入出力バス221を設は仮想記憶の
ための外部記憶装置A214を直接接続した点である。
メモリ管理部101を通してそのままシステムデータバ
ス116上に出力され 中央処理装置119にとり込ま
れも 上記データ読み書きの制御はシステムコントロー
ルバス114及び実アクセスコントロールバス104を
用いて行なう。以上述べたデータ書き込み及びデータ読
み出しの動作(よ 仮想メモリ管理部101での仮想ア
ドレスから実アドレスへの変換が成功した場合であった
力(以下に上記アドレス変換に失敗した場合の動作につ
いて説明する。仮想メモリ管理部101での仮想アドレ
スから実アドレスへの変換に失敗した場合、仮想メモリ
管理部はメモリ部103へのアクセスを行なう前にその
対応を行なう。仮想アドレスから実アドレスへの変換に
失敗する原因には2つある。 1つは所望の仮想アドレ
スに対応するデータが外部記憶装置118上のみに存在
する場合であり、もう1つは所望の仮想アドレスに対応
するデータが外部記憶装置118上にも存在しない場合
である。前者の場合、仮想メモリ管理部101は外部記
憶装置入出力部102に対して、メモリ部103内空き
領域の読み込み充実アドレスを入出力先頭アドレス10
8として、読み込みデータの大きさを入出力データ長1
09として、外部記憶装置lls内の場所を外部記憶先
頭アドレス110として指定して、外部記憶装置118
からのデータ読み込みを指令すム 外部記憶装置入出力
部102は与えられた条件にしたがって外部記憶装置制
御部117を介して外部記憶装置118上のデータを読
み出し 外部記憶アクセスコントロールバス111、外
部記憶アクセスアドレス112.および外部記憶アクセ
スデータバス113を通してメモリ部103の所望の場
所に上記読みだしデータを書き込む。メモリ部103内
に空き領域が存在しない場合には外部記憶装置118か
らのデータ読み出しに先だって、仮想メモリ管理部10
1がメモリ部103内の使用頻度の低い領域を選び出し
上記領域の外部記憶装置118への書き込みを外部記
憶装置入出力部102に指令する。後者の場合には 異
常メモリアクセスとして仮想メモリ管理部101が中央
処理装置119に対して割り込みを発生し 中央処理装
置119がエラニ処理を行なう。以上のように本実施例
によれば 中央処理装置からの要求及び外部記憶装置に
対する入出力データを転送するシステムバスと、情報を
記憶するメモリ部と、上記システムバスを通して外部か
ら与えられる仮想アドレスと上記メモリ部内の実アドレ
スの対応を管理する仮想メモリ管理部と、上記仮想メモ
リ管理部の要求により外部記憶装置と上記メモリ部の間
のデータ転送を行なう外部記憶装置入出力部とを設ける
ことにより、仮想記憶管理をほぼ自動化でき中央処理装
置の負荷を低減することができる。以下本発明の第2の
実施例について図面を参照しながら説明すも 第2図は
本発明の第2の実施例を示す仮想記憶メモリ装置のブロ
ック図であも 同図において、220は中央処理装置2
01は仮想メモリ管理数202はメモリa208は実ア
クセスコントロールバス209は実アドレス 210は
実アクセスデータバス204は入出力コントロールti
t、 205は入出力先頭アドレス 206は入出力
データ長、207は外部記憶先頭アドレ、(211は外
部記憶アクセスコントロールバス 212は外部記憶ア
クセスアトレア、、213は外部記憶アクセスデータバ
、’L 215はシステムコントロールバ、7..
216はシステムアドレスバス 217はシステムデー
タバスで、以上は第1図の構成と同様なものであも 第
1図の構成と異なるのは外部記憶装置入出力部203に
対して外部記憶装置入出力バス221を設は仮想記憶の
ための外部記憶装置A214を直接接続した点である。
上記のように構成され仮想記憶メモリ装置について、以
下その動作を説明する。第1の実施例の動作と異なるの
は仮想メモリ管理部201で仮想アドレスから実アドレ
スへの変換に失敗した場合である。仮想アドレスから実
アドレスへの変換に失敗する原因には2つある。 1つ
は所望の仮想アドレスに対応するデータが外部記憶装置
A214上のみに存在する場合であり、もう1つは所望
の仮想アドレスに対応するデータが外部記憶装置A21
4上にも存在しない場合である。前者の場合 仮想メモ
リ管理部201は外部記憶装置入出力部203に対して
、メモリ部202内空き領域の読み込み充実アドレスを
入出力先頭アドレス205として、読み込みデータの大
きさを入出力データ長206として、外部記憶装置A2
14内の場所を外部記憶先頭アドレス207として指定
して、外部記憶装置A214から所望のデータを読み出
し 外部記憶アクセスコントロールバス211、外部記
憶アクセスアドレス212.および外部記憶アクセスデ
ータバス213を通してメモリ部202に上記読み出し
データを書き込む。メモリ部202内に空き領域が存在
しない場合には外部記憶装置A214からのデータ読み
出しに先だって、仮想メモリ管理部201がメモリ部2
02内の使用頻度の低い領域を選び出し 上記領域の外
部記憶装置A214への書き込みを外部記憶装置入出力
部203に指令する。後者の場合にζよ 異常メモリア
クセスとして仮想メモリ管理部201が中央処理装置2
20に対して割り込みを発生し 中央処理装置220が
エラー処理を行なう。通常の外部記憶装置に対する読み
書きは中央処理装置220がシステムコントロールバス
215.システムアドレスバス21a。
下その動作を説明する。第1の実施例の動作と異なるの
は仮想メモリ管理部201で仮想アドレスから実アドレ
スへの変換に失敗した場合である。仮想アドレスから実
アドレスへの変換に失敗する原因には2つある。 1つ
は所望の仮想アドレスに対応するデータが外部記憶装置
A214上のみに存在する場合であり、もう1つは所望
の仮想アドレスに対応するデータが外部記憶装置A21
4上にも存在しない場合である。前者の場合 仮想メモ
リ管理部201は外部記憶装置入出力部203に対して
、メモリ部202内空き領域の読み込み充実アドレスを
入出力先頭アドレス205として、読み込みデータの大
きさを入出力データ長206として、外部記憶装置A2
14内の場所を外部記憶先頭アドレス207として指定
して、外部記憶装置A214から所望のデータを読み出
し 外部記憶アクセスコントロールバス211、外部記
憶アクセスアドレス212.および外部記憶アクセスデ
ータバス213を通してメモリ部202に上記読み出し
データを書き込む。メモリ部202内に空き領域が存在
しない場合には外部記憶装置A214からのデータ読み
出しに先だって、仮想メモリ管理部201がメモリ部2
02内の使用頻度の低い領域を選び出し 上記領域の外
部記憶装置A214への書き込みを外部記憶装置入出力
部203に指令する。後者の場合にζよ 異常メモリア
クセスとして仮想メモリ管理部201が中央処理装置2
20に対して割り込みを発生し 中央処理装置220が
エラー処理を行なう。通常の外部記憶装置に対する読み
書きは中央処理装置220がシステムコントロールバス
215.システムアドレスバス21a。
システムデータバス217を通して外部記憶装置制御部
218に対して指令することにより外部記憶装置B21
9とメモリ部202間でシステムコントロールバス21
5、システムアドレスバス21瓜 システムデータバ
ス217を通して行なわれる。以上のように 情報を記
憶するメモリ部と、中央処理装置から与えられる仮想ア
ドレスと上記メモリ部内の実アドレスの対応を管理する
仮想メモリ管理部と、上記仮想メモリ管理部の要求によ
り外部記憶装置と上記メモリ部の間のデータ転送を行な
う外部記憶装置入出力部と、上記外部記憶装置と上記外
部記憶装置入出力部間を接続する外部記憶装置入出力バ
スを設けることにより、システムバス(215,216
,217)のトラフィックを低減でき、空いたバス転送
能力を中央処理装置あるいは外部記憶装置制御部に開放
することができる。な耘 第2の実施例では外部記憶装
置A214と外部記憶装置B219は別装置とした力<
、 2ポ一ト外部記憶装置を用いて1台としても良(〜
また 第2の実施例では中央処理装置を1台とした力
\ 複数の中央処理装置を持つマルチプロセッサとして
も良しも 発明の効果 以上のように本発明は仮想メモリ管理部と外部記憶装置
制御部を設けることにより、中央処理装置の仮想記憶管
理に関する介在を少なくすることができ高速な仮想記憶
システムを提供できることとなム さらに 特許請求の
範囲第2項では外部記憶装置入出力部と外部記憶装置間
に専用の外部記憶装置入出力バスを設けることにより、
システムバスのトラフィックを低減することができも
218に対して指令することにより外部記憶装置B21
9とメモリ部202間でシステムコントロールバス21
5、システムアドレスバス21瓜 システムデータバ
ス217を通して行なわれる。以上のように 情報を記
憶するメモリ部と、中央処理装置から与えられる仮想ア
ドレスと上記メモリ部内の実アドレスの対応を管理する
仮想メモリ管理部と、上記仮想メモリ管理部の要求によ
り外部記憶装置と上記メモリ部の間のデータ転送を行な
う外部記憶装置入出力部と、上記外部記憶装置と上記外
部記憶装置入出力部間を接続する外部記憶装置入出力バ
スを設けることにより、システムバス(215,216
,217)のトラフィックを低減でき、空いたバス転送
能力を中央処理装置あるいは外部記憶装置制御部に開放
することができる。な耘 第2の実施例では外部記憶装
置A214と外部記憶装置B219は別装置とした力<
、 2ポ一ト外部記憶装置を用いて1台としても良(〜
また 第2の実施例では中央処理装置を1台とした力
\ 複数の中央処理装置を持つマルチプロセッサとして
も良しも 発明の効果 以上のように本発明は仮想メモリ管理部と外部記憶装置
制御部を設けることにより、中央処理装置の仮想記憶管
理に関する介在を少なくすることができ高速な仮想記憶
システムを提供できることとなム さらに 特許請求の
範囲第2項では外部記憶装置入出力部と外部記憶装置間
に専用の外部記憶装置入出力バスを設けることにより、
システムバスのトラフィックを低減することができも
第1図は本発明の第1の実施例における仮想記憶メモリ
装置のブロック@ 第2図は本発明の第2の実施例にお
ける仮想記憶メモリ装置のプロ・yり医 第3図は従来
の仮想記憶メモリ装置のブロック図である。 100・・・・仮想記憶メモリ装置+01・・・・仮想
メモリ管理部102・・・・外部記憶装置入出力a10
3・・・・メモリ訊117・・・・外部記憶装置制御i
118・・・・外部記憶装置 119・・・・中央
処理装置 200・・・・仮想言己憶メモリ装置201
・・・・仮想メモリ管理へ202・・・・メモリ訊20
3・・・・外部記憶装置人出力訊214・・・・外部記
憶装置A、 218・・・・外部記憶装置制御部21
9・・・・外部記憶装置&220・・・・中央処理装置
221・・・・外部記憶装置入出カバ入 301・・・
・メモリa302・・・・中央処理装置303・・・・
仮想メモリ管理部310・・・・外部記憶装置制御i
311・・・・外部記憶装置 代理人の氏名 弁理士 粟野重孝 はか1名第1図 第2図
装置のブロック@ 第2図は本発明の第2の実施例にお
ける仮想記憶メモリ装置のプロ・yり医 第3図は従来
の仮想記憶メモリ装置のブロック図である。 100・・・・仮想記憶メモリ装置+01・・・・仮想
メモリ管理部102・・・・外部記憶装置入出力a10
3・・・・メモリ訊117・・・・外部記憶装置制御i
118・・・・外部記憶装置 119・・・・中央
処理装置 200・・・・仮想言己憶メモリ装置201
・・・・仮想メモリ管理へ202・・・・メモリ訊20
3・・・・外部記憶装置人出力訊214・・・・外部記
憶装置A、 218・・・・外部記憶装置制御部21
9・・・・外部記憶装置&220・・・・中央処理装置
221・・・・外部記憶装置入出カバ入 301・・・
・メモリa302・・・・中央処理装置303・・・・
仮想メモリ管理部310・・・・外部記憶装置制御i
311・・・・外部記憶装置 代理人の氏名 弁理士 粟野重孝 はか1名第1図 第2図
Claims (2)
- (1)外部からの要求及び外部記憶装置に対する入出力
データを転送するバスと、情報を記憶するメモリ部と、
バスを通して外部から与えられる仮想アドレスと上記メ
モリ部内の実アドレスの対応を管理する仮想メモリ管理
部と、上記仮想メモリ管理部の要求により外部記憶装置
と上記メモリ部の間のデータ転送を行なう外部記憶装置
入出力部とを備えたことを特徴とする仮想記憶メモリ装
置。 - (2)情報を記憶するメモリ部と、外部から与えられる
仮想アドレスと上記メモリ部内の実アドレスの対応を管
理する仮想メモリ管理部と、上記仮想メモリ管理部の要
求により外部記憶装置と上記メモリ部の間のデータ転送
を行なう外部記憶装置入出力部と、上記外部記憶装置と
上記外部記憶装置入出力部間を接続する外部記憶装置入
出力バスを備えたことを特徴とする仮想記憶メモリ装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2109022A JPH047653A (ja) | 1990-04-25 | 1990-04-25 | 仮想記憶メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2109022A JPH047653A (ja) | 1990-04-25 | 1990-04-25 | 仮想記憶メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH047653A true JPH047653A (ja) | 1992-01-13 |
Family
ID=14499611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2109022A Pending JPH047653A (ja) | 1990-04-25 | 1990-04-25 | 仮想記憶メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH047653A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10027652A1 (de) * | 2000-06-03 | 2001-12-13 | Bosch Gmbh Robert | Wärmeerzeuger mit zwei Brennern und einem Wärmeübertrager |
JP2018026136A (ja) * | 2016-08-12 | 2018-02-15 | グーグル エルエルシー | ハイブリッドメモリ管理 |
US10152427B2 (en) | 2016-08-12 | 2018-12-11 | Google Llc | Hybrid memory management |
-
1990
- 1990-04-25 JP JP2109022A patent/JPH047653A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10027652A1 (de) * | 2000-06-03 | 2001-12-13 | Bosch Gmbh Robert | Wärmeerzeuger mit zwei Brennern und einem Wärmeübertrager |
JP2018026136A (ja) * | 2016-08-12 | 2018-02-15 | グーグル エルエルシー | ハイブリッドメモリ管理 |
US10152427B2 (en) | 2016-08-12 | 2018-12-11 | Google Llc | Hybrid memory management |
US10705975B2 (en) | 2016-08-12 | 2020-07-07 | Google Llc | Hybrid memory management |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742450A (en) | Method to share copy on write segment for mapped files | |
JP2774862B2 (ja) | Dma制御装置および情報処理装置 | |
US6092170A (en) | Data transfer apparatus between devices | |
US4654791A (en) | Input/output paging mechanism in a data processor | |
JPH047653A (ja) | 仮想記憶メモリ装置 | |
GB2221066A (en) | Address translation for I/O controller | |
US6609179B1 (en) | Method and apparatus for controlling memory access | |
JP3371078B2 (ja) | デバイス間データ転送装置及びその方法 | |
JPS59173828A (ja) | デ−タ処理システム | |
JP2001014219A (ja) | キャッシュ制御方法及びその装置 | |
JPS6237754A (ja) | 仮想拡張記憶方式 | |
JP2689336B2 (ja) | コンピュータシステムに於けるアダプタ用アドレス変換装置 | |
JP3256558B2 (ja) | 電子計算機におけるアドレス変換方式 | |
EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
JPS5897770A (ja) | ベクトル命令アクセス制御方式 | |
JPH01276354A (ja) | 情報処理装置 | |
JPS6054062A (ja) | 入出力デ−タ転送方式 | |
JP2884943B2 (ja) | アドレス調停回路 | |
JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
JPS61256421A (ja) | 捕助記憶装置転送バツフアの初期化方式 | |
JPH0212448A (ja) | 複合電子計算機システム | |
JPH06139150A (ja) | 仮想記憶方式を用いた計算機システム | |
JPH03255560A (ja) | データ処理装置 | |
JPS581256A (ja) | メモリアクセス制御方式 | |
JPS6243737A (ja) | 割り込み制御方式 |