JP2884943B2 - アドレス調停回路 - Google Patents
アドレス調停回路Info
- Publication number
- JP2884943B2 JP2884943B2 JP25247292A JP25247292A JP2884943B2 JP 2884943 B2 JP2884943 B2 JP 2884943B2 JP 25247292 A JP25247292 A JP 25247292A JP 25247292 A JP25247292 A JP 25247292A JP 2884943 B2 JP2884943 B2 JP 2884943B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- data
- instruction code
- address
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は命令コード読み出し制御
装置が作業データを直接読み出し可能で、作業データの
読み書き制御装置が命令コードを直接読み出すことが可
能なマイクロコンピュータの記憶装置読み出し回路に関
するものである。
装置が作業データを直接読み出し可能で、作業データの
読み書き制御装置が命令コードを直接読み出すことが可
能なマイクロコンピュータの記憶装置読み出し回路に関
するものである。
【０００２】
【従来の技術】以下に従来のマイクロコンピュータにお
けるアドレス調停回路について説明する。
けるアドレス調停回路について説明する。
【０００３】図２、図３および図４は、従来の記憶装置
読み出し回路やアドレス調停回路の構成を示すものであ
る。図３は、図２を改善した既知の記憶装置読み出し回
路である。図４は一般的な手法によるアドレス調停回路
である。
読み出し回路やアドレス調停回路の構成を示すものであ
る。図３は、図２を改善した既知の記憶装置読み出し回
路である。図４は一般的な手法によるアドレス調停回路
である。
【０００４】図２において、５は命令コード読み出し制
御装置、６は作業データの読み書き制御装置、２０、２
１は記憶装置、２２はアドレスバス、２３はデータバス
である。
御装置、６は作業データの読み書き制御装置、２０、２
１は記憶装置、２２はアドレスバス、２３はデータバス
である。
【０００５】図３において、１は命令コード用アドレス
バス、２は命令コード用データバス、３は作業データ用
アドレスバス、４は作業データ用データバス、５は命令
コード読み出し制御装置、６は作業データの読み書き制
御装置、２０、２１は記憶装置である。
バス、２は命令コード用データバス、３は作業データ用
アドレスバス、４は作業データ用データバス、５は命令
コード読み出し制御装置、６は作業データの読み書き制
御装置、２０、２１は記憶装置である。
【０００６】図４において、４０は命令コード用アドレ
スバス要求信号線、４１は命令コード用アドレスバス応
答信号線、４２は作業データ用アドレスバス要求信号
線、４３は作業データ用アドレスバス応答信号線、４４
は命令コード用アドレス調停回路、４５は作業データ用
アドレス調停回路である。
スバス要求信号線、４１は命令コード用アドレスバス応
答信号線、４２は作業データ用アドレスバス要求信号
線、４３は作業データ用アドレスバス応答信号線、４４
は命令コード用アドレス調停回路、４５は作業データ用
アドレス調停回路である。
【０００７】以上のように構成された記憶装置読み出し
回路について、以下にその動作を説明する。
回路について、以下にその動作を説明する。
【０００８】従来技術の図２に示すような記憶装置読み
出し回路では、命令コード読み出し制御装置５が、アド
レスバス２２に命令コードの読み出し番地を転送し、デ
ータバス２３から記憶装置２０内のデータを読み出す。
また、作業データの読み書き制御装置６は、アドレスバ
ス２２に作業データの番地を転送することでデータバス
２３から、記憶装置２１へ読み書きを行う。
出し回路では、命令コード読み出し制御装置５が、アド
レスバス２２に命令コードの読み出し番地を転送し、デ
ータバス２３から記憶装置２０内のデータを読み出す。
また、作業データの読み書き制御装置６は、アドレスバ
ス２２に作業データの番地を転送することでデータバス
２３から、記憶装置２１へ読み書きを行う。
【０００９】このような従来の構成では、アドレスバス
２２とデータバス２３を共有しているので命令コード読
み出し制御装置５と作業データの読み書き制御装置６が
同時に記憶装置に読み書きを行うことはできず、効率の
悪いものであった。
２２とデータバス２３を共有しているので命令コード読
み出し制御装置５と作業データの読み書き制御装置６が
同時に記憶装置に読み書きを行うことはできず、効率の
悪いものであった。
【００１０】そこで、図２を改善した図３に示すような
記憶装置読み出し回路が提案されている。これにより、
命令コード読み出し制御装置５と作業データの読み書き
制御装置６が並行して、記憶装置２０と記憶装置２１に
独立して読み書きが行えるようになった。こうして前記
の問題点が解決されたが、命令コード読み出し制御装置
５には、命令コード用アドレスバス１しか接続されず、
作業データの読み書き制御装置６には作業データ用アド
レスバス３しか接続されないので、命令コード読み出し
制御装置５は、記憶装置２０内のデータの読み出ししか
行えず、作業データの読み書き制御装置６は、記憶装置
２１内のデータの読み書きしか行えなかった。
記憶装置読み出し回路が提案されている。これにより、
命令コード読み出し制御装置５と作業データの読み書き
制御装置６が並行して、記憶装置２０と記憶装置２１に
独立して読み書きが行えるようになった。こうして前記
の問題点が解決されたが、命令コード読み出し制御装置
５には、命令コード用アドレスバス１しか接続されず、
作業データの読み書き制御装置６には作業データ用アド
レスバス３しか接続されないので、命令コード読み出し
制御装置５は、記憶装置２０内のデータの読み出ししか
行えず、作業データの読み書き制御装置６は、記憶装置
２１内のデータの読み書きしか行えなかった。
【００１１】このため、作業データの読み書き制御装置
６が記憶装置２０に書き込まれたデータを読みだす場合
は、マイクロコンピュータに設けられた特殊な命令を用
いて一度命令コードを記憶装置２１内のデータ領域に複
写を行い、作業データとして作業データ用アドレスバス
３と作業データ用データバス４を介して読み出してい
た。
６が記憶装置２０に書き込まれたデータを読みだす場合
は、マイクロコンピュータに設けられた特殊な命令を用
いて一度命令コードを記憶装置２１内のデータ領域に複
写を行い、作業データとして作業データ用アドレスバス
３と作業データ用データバス４を介して読み出してい
た。
【００１２】また、命令コード読み出し制御装置５に
は、作業データを読み出す代替的な手段を有していなか
った。
は、作業データを読み出す代替的な手段を有していなか
った。
【００１３】図４では、命令コード読み出し制御装置５
または作業データの読み書き制御装置６が命令コード用
アドレスバス１にアドレスを送出する場合は、まず命令
コード用アドレスバス１の占有使用要求を要求信号線４
０を介してアドレス調停回路４４に送り、アドレス調停
回路４４は、二者択一的に装置の選択を行い、許可信号
を応答信号線４１を介して送る。前記許可信号が送られ
た装置が命令コード用アドレス１にアドレスを送出し記
憶装置２０からデータをデータバス２を介して読み出
す。
または作業データの読み書き制御装置６が命令コード用
アドレスバス１にアドレスを送出する場合は、まず命令
コード用アドレスバス１の占有使用要求を要求信号線４
０を介してアドレス調停回路４４に送り、アドレス調停
回路４４は、二者択一的に装置の選択を行い、許可信号
を応答信号線４１を介して送る。前記許可信号が送られ
た装置が命令コード用アドレス１にアドレスを送出し記
憶装置２０からデータをデータバス２を介して読み出
す。
【００１４】命令コード読み出し制御装置５または作業
データの読み書き制御装置６が作業データ用アドレスバ
ス３にアドレスを送出する場合は、まず作業データ用ア
ドレスバス３の占有使用要求を要求信号線４２を介して
アドレス調停回路４５に送り、アドレス調停回路４５
は、二者択一的に装置の選択を行い、許可信号を応答信
号線４３を介して送る。前記許可信号が送られた装置が
作業データ用アドレス３にアドレスを送出し記憶装置２
１からデータをデータバス４を介して読み出す。
データの読み書き制御装置６が作業データ用アドレスバ
ス３にアドレスを送出する場合は、まず作業データ用ア
ドレスバス３の占有使用要求を要求信号線４２を介して
アドレス調停回路４５に送り、アドレス調停回路４５
は、二者択一的に装置の選択を行い、許可信号を応答信
号線４３を介して送る。前記許可信号が送られた装置が
作業データ用アドレス３にアドレスを送出し記憶装置２
１からデータをデータバス４を介して読み出す。
【００１５】
【発明が解決しようとする課題】このような前記の従来
の構成では、命令コード読み出し制御装置は、直接作業
データ用アドレスバスに接続された記憶装置の読み出し
が行えず、作業データの読み書き制御装置は、直接命令
コード用アドレスバスに接続された記憶装置の読み出し
が行えなかったり、読み出し可能な構成でも回路が複雑
で回路規模が大きいという課題を有していた。
の構成では、命令コード読み出し制御装置は、直接作業
データ用アドレスバスに接続された記憶装置の読み出し
が行えず、作業データの読み書き制御装置は、直接命令
コード用アドレスバスに接続された記憶装置の読み出し
が行えなかったり、読み出し可能な構成でも回路が複雑
で回路規模が大きいという課題を有していた。
【００１６】本発明は前記の記憶装置内のデータの読み
出しが簡単に行えなかった従来の課題を解決するもの
で、ハードウェアの負担を軽減させ、命令コード読み出
し制御装置と作業データの読み書き制御装置は、アドレ
スバスに接続された互いの記憶装置の内容を直接読み出
すことが可能であるアドレス調停回路を提供することを
目的とする。
出しが簡単に行えなかった従来の課題を解決するもの
で、ハードウェアの負担を軽減させ、命令コード読み出
し制御装置と作業データの読み書き制御装置は、アドレ
スバスに接続された互いの記憶装置の内容を直接読み出
すことが可能であるアドレス調停回路を提供することを
目的とする。
【００１７】
【課題を解決するための手段】この課題を解決するため
に本発明のアドレス調停回路は、以下のような構成を有
している。すなわち、命令コードと作業データのデータ
が混在して配置されている２つ以上の記憶装置を有し、
命令コード読み出し制御装置は、命令コード用のアドレ
スバスとデータバスおよび作業データ用データバスが接
続された構成を有し、作業データの読み書き制御装置に
は作業データ用アドレスバスとデータバスおよび命令コ
ード用のデータバスが接続された構成を有し、前記命令
コード読み出し制御装置と作業データの読み書き制御装
置との２つの制御装置間は命令コードまたは作業データ
のアドレスが転送可能な専用のバスと２本の制御線を有
することを特徴とする。
に本発明のアドレス調停回路は、以下のような構成を有
している。すなわち、命令コードと作業データのデータ
が混在して配置されている２つ以上の記憶装置を有し、
命令コード読み出し制御装置は、命令コード用のアドレ
スバスとデータバスおよび作業データ用データバスが接
続された構成を有し、作業データの読み書き制御装置に
は作業データ用アドレスバスとデータバスおよび命令コ
ード用のデータバスが接続された構成を有し、前記命令
コード読み出し制御装置と作業データの読み書き制御装
置との２つの制御装置間は命令コードまたは作業データ
のアドレスが転送可能な専用のバスと２本の制御線を有
することを特徴とする。
【００１８】
【作用】この構成によって、命令コード読み出し制御装
置は、直接作業データ用アドレスバスに接続された記憶
装置の読み出しを行え、作業データの読み書き制御装置
は、直接命令コード用アドレスバスに接続された記憶装
置の読み出しを行うことができる。
置は、直接作業データ用アドレスバスに接続された記憶
装置の読み出しを行え、作業データの読み書き制御装置
は、直接命令コード用アドレスバスに接続された記憶装
置の読み出しを行うことができる。
【００１９】
【実施例】以下に本発明の実施例ついて、図面を参照し
ながら説明する。
ながら説明する。
【００２０】図１は、本発明の実施例におけるマイクロ
コンピュータにおけるアドレス調停回路の構成を示すも
のである。
コンピュータにおけるアドレス調停回路の構成を示すも
のである。
【００２１】図１において、１は命令コード用アドレス
バス、２は命令コード用データバス、３は作業データ用
アドレスバス、４は作業データ用データバス、５は命令
コード読み出し制御装置、６は作業データの読み書き制
御装置、７は作業データの読み書き制御装置６から命令
コード読み出し制御装置５へ制御信号を送出する信号
線、８は命令コード読み出し制御装置５から作業データ
の読み書き制御装置６へ制御信号を送出する信号線、２
０、２１は記憶装置、３０は作業データの読み書き制御
装置６と命令コード読み出し制御装置５を結ぶアドレス
転送用の専用バスである。
バス、２は命令コード用データバス、３は作業データ用
アドレスバス、４は作業データ用データバス、５は命令
コード読み出し制御装置、６は作業データの読み書き制
御装置、７は作業データの読み書き制御装置６から命令
コード読み出し制御装置５へ制御信号を送出する信号
線、８は命令コード読み出し制御装置５から作業データ
の読み書き制御装置６へ制御信号を送出する信号線、２
０、２１は記憶装置、３０は作業データの読み書き制御
装置６と命令コード読み出し制御装置５を結ぶアドレス
転送用の専用バスである。
【００２２】以上のように構成された本実施例のアドレ
ス調停回路について以下にその動作を説明する。
ス調停回路について以下にその動作を説明する。
【００２３】命令コード読み出し制御装置５は、命令コ
ードが書き込まれているアドレスを命令コード用アドレ
スバス１に転送を行い、前記命令コードを記憶装置２０
から命令コード用データバス２を介して読み出す。
ードが書き込まれているアドレスを命令コード用アドレ
スバス１に転送を行い、前記命令コードを記憶装置２０
から命令コード用データバス２を介して読み出す。
【００２４】作業データの読み書き制御装置６は、作業
データが書き込まれているアドレスを作業データ用アド
レスバス３に転送を行い、前記作業データを作業データ
用データバス４を介して記憶装置２１から読み出す。
データが書き込まれているアドレスを作業データ用アド
レスバス３に転送を行い、前記作業データを作業データ
用データバス４を介して記憶装置２１から読み出す。
【００２５】命令コード読み出し制御装置５が、作業デ
ータを命令コードとして読み出す場合は、命令コード読
み出し制御装置５が、作業データが書き込まれているア
ドレスを専用バス３０に転送すると共に、読み出し要求
を信号線８を介して作業データの読み書き制御装置６に
送出する。作業データの読み書き制御装置６は、作業デ
ータ用アドレスバス３が空き状態となり前記アドレスが
送出可能状態となってから前記アドレスを作業データ用
アドレスバス３に送出し、前記作業データが記憶装置２
１から作業データ用データバス４に読み出されているこ
とを信号線７を介して命令コード読み出し制御装置５に
送り、制御装置５は前記作業データを読み出すと同時に
専用バス３０への前記アドレスの転送を停止する。
ータを命令コードとして読み出す場合は、命令コード読
み出し制御装置５が、作業データが書き込まれているア
ドレスを専用バス３０に転送すると共に、読み出し要求
を信号線８を介して作業データの読み書き制御装置６に
送出する。作業データの読み書き制御装置６は、作業デ
ータ用アドレスバス３が空き状態となり前記アドレスが
送出可能状態となってから前記アドレスを作業データ用
アドレスバス３に送出し、前記作業データが記憶装置２
１から作業データ用データバス４に読み出されているこ
とを信号線７を介して命令コード読み出し制御装置５に
送り、制御装置５は前記作業データを読み出すと同時に
専用バス３０への前記アドレスの転送を停止する。
【００２６】作業データの読み書き制御装置６が、命令
コードが配置された記憶装置のデータを作業データとし
て読み出す場合は、作業データの読み書き制御装置６
が、命令コードが書き込まれているアドレスを専用バス
３０に転送すると共に、読み出し要求を信号線７を介し
て命令コード読み出し制御装置５に送出する。命令コー
ド読み出し制御装置５は、命令コード用アドレスバス１
が空き状態となり、前記アドレスが送出可能状態となっ
てから前記アドレスを命令コード用アドレスバス１に送
出し、前記命令コードが記憶装置２０から命令コード用
データバス２に読み出されていることを信号線８を介し
て作業データの読み書き制御装置６に送り、制御装置６
は前記命令コードを読み出すと同時に専用バス３０への
前記アドレスの転送を停止する。
コードが配置された記憶装置のデータを作業データとし
て読み出す場合は、作業データの読み書き制御装置６
が、命令コードが書き込まれているアドレスを専用バス
３０に転送すると共に、読み出し要求を信号線７を介し
て命令コード読み出し制御装置５に送出する。命令コー
ド読み出し制御装置５は、命令コード用アドレスバス１
が空き状態となり、前記アドレスが送出可能状態となっ
てから前記アドレスを命令コード用アドレスバス１に送
出し、前記命令コードが記憶装置２０から命令コード用
データバス２に読み出されていることを信号線８を介し
て作業データの読み書き制御装置６に送り、制御装置６
は前記命令コードを読み出すと同時に専用バス３０への
前記アドレスの転送を停止する。
【００２７】
【発明の効果】本発明のアドレス調停回路は、命令コー
ド読み出し制御装置に命令コード用のアドレスバスとデ
ータバスおよび作業データ用データバスが接続され、作
業データの読み書き制御装置に作業データ用アドレスバ
スとデータバスおよび命令コード用のデータバスが接続
され、２つの制御装置間には命令コードまたは作業デー
タのアドレスが転送可能な専用のバスと２本の制御線を
有するので、ハードウェアの負担を軽減させて、命令コ
ード読み出し制御装置は直接作業データの読み出しを行
え、作業データの読み書き制御装置は直接命令コードの
読み出しを行うことができる。
ド読み出し制御装置に命令コード用のアドレスバスとデ
ータバスおよび作業データ用データバスが接続され、作
業データの読み書き制御装置に作業データ用アドレスバ
スとデータバスおよび命令コード用のデータバスが接続
され、２つの制御装置間には命令コードまたは作業デー
タのアドレスが転送可能な専用のバスと２本の制御線を
有するので、ハードウェアの負担を軽減させて、命令コ
ード読み出し制御装置は直接作業データの読み出しを行
え、作業データの読み書き制御装置は直接命令コードの
読み出しを行うことができる。
【図１】本発明の一実施例のアドレス調停回路の構成図
【図２】従来例の記憶装置読み出し回路の構成図
【図３】従来例の記憶装置読み出し回路の構成図
【図４】従来例のアドレス調停回路の構成図
１ 命令コード用アドレスバス ２ 命令コード用データバス ３ 作業データ用アドレスバス ４ 作業データ用データバス ５ 命令コード読み出し制御装置 ６ 作業データの読み書き制御装置 ７、８ 信号線 ２０、２１ 記憶装置 ２２ アドレスバス ２３ データバス ３０ 専用バス ４０ 命令コード用アドレスバス要求信号線 ４１ 命令コード用アドレスバス応答信号線 ４２ 作業データ用アドレスバス要求信号線 ４３ 作業データ用アドレスバス応答信号線 ４４ 命令コード用アドレス調停回路 ４５ 作業データ用アドレス調停回路
Claims (1)
- 【請求項１】 命令コードと作業データ等のデータが混
在して配置されている２つ以上の記憶装置を有し、命令
コード読み出し制御装置は、命令コード用のアドレスバ
スに接続された前記記憶装置の読み出しと、作業データ
の読み書き制御装置は、作業データ用アドレスバスに接
続された前記記憶装置の読み出しが同時に並行して行
え、前記命令コード読み出し制御装置は、前記作業デー
タ用アドレスバスに接続された記憶装置内のデータを、
前記２つの制御装置間の専用バスに読み出しアドレスを
転送し前記作業データの読み書き制御装置から前記アド
レスを送出することによって、前記命令コード読み出し
制御装置に接続された作業データ用データバスから前記
データを読み出すことが可能で、前記作業データの読み
書き制御装置は、前記命令コード用アドレスバスに接続
された記憶装置内のデータを、前記専用バスに読み出し
アドレスを転送し前記命令コード読み出し制御装置から
前記アドレスを送出することによって、前記作業データ
の読み書き制御装置に接続された命令コード用データバ
スから前記データの読み出しが行えることを特徴とする
アドレス調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25247292A JP2884943B2 (ja) | 1992-09-22 | 1992-09-22 | アドレス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25247292A JP2884943B2 (ja) | 1992-09-22 | 1992-09-22 | アドレス調停回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06103221A JPH06103221A (ja) | 1994-04-15 |
| JP2884943B2 true JP2884943B2 (ja) | 1999-04-19 |
Family
ID=17237861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25247292A Expired - Fee Related JP2884943B2 (ja) | 1992-09-22 | 1992-09-22 | アドレス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884943B2 (ja) |
-
1992
- 1992-09-22 JP JP25247292A patent/JP2884943B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103221A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| GB2089076A (en) | Data proccessing system | |
| US4779190A (en) | Communication bus interface | |
| JPS5914778B2 (ja) | デ−タ処理装置 | |
| US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| US4652994A (en) | System for transmitting data to auxiliary memory device | |
| US6609179B1 (en) | Method and apparatus for controlling memory access | |
| US5113513A (en) | Apparatus and method for loading a program in an external storage device connected to one bus into a memory connected to a different bus | |
| JPS6367702B2 (ja) | ||
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JP2944193B2 (ja) | データ受信装置 | |
| JPS6217879Y2 (ja) | ||
| JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
| JPH0471224B2 (ja) | ||
| JPS63223946A (ja) | デ−タメモリ方式 | |
| JPS63268056A (ja) | バス変換装置 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPH0573473A (ja) | 産業用コンピユータシステム | |
| JPH0659971A (ja) | メモリ読み出し装置 | |
| JPH053018B2 (ja) | ||
| JPH0120463B2 (ja) | ||
| JPH0310976B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |