JPH03255560A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH03255560A
JPH03255560A JP5539890A JP5539890A JPH03255560A JP H03255560 A JPH03255560 A JP H03255560A JP 5539890 A JP5539890 A JP 5539890A JP 5539890 A JP5539890 A JP 5539890A JP H03255560 A JPH03255560 A JP H03255560A
Authority
JP
Japan
Prior art keywords
data
address
output
input
channel program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5539890A
Other languages
English (en)
Inventor
Koichi Ito
幸一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5539890A priority Critical patent/JPH03255560A/ja
Publication of JPH03255560A publication Critical patent/JPH03255560A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデータ処理装置に関し、特にチャネルプログラ
ムにより主記憶装置と外部入出力装置との間のデータ転
送を行うデータ処理装置に関する。
〔従来の技術〕
第3図はデータ処理装置の従来例を示すブロック図であ
る。
このデータ処理装置30は、論理アドレス(仮想アドレ
スとも呼ぶ)で記述されたチャネルプログラムが格納さ
れ、転送されるデータが読出され、転送されてくるデー
タが書込まれる主記憶装置31と、中央処理装置!32
と、入出力処理装置34と、入出力処理装置34と外部
入出力装置である磁気テープ装置140.ディスク装置
41.ラインプリンタ42.端末装置143とをそれぞ
れつなぐ入出力アダプタ装置331,332.333 
334と、主記憶装置31と中央処理装置32と入出力
処理袋[34とを互いに接続するシステムバス35と、
中央処理装置[32と入出力処理装置34とを接続する
アドレス変換用バス36と、入出力処理装置134と入
出力アダプタ装置!331〜334とを接続するI10
バス37とから構成される。
このデータ処理装置130では、入出力処理装置34が
以下の動作を行うことにより、主記憶装置31と各外部
入出力装H(磁気テープ装H40など)との間のデータ
転送が行われる。
(1)チャネルプログラムの主記憶装置131からの読
出しを中央処理装置32に依頼する。
(2)読出されたチャネルプログラムを入出力アダプタ
装H331〜334へ送出する。
(3)該チャネルプログラムに含まれるデータアドレス
〈論理アドレスで記述)の物理アドレスへのアドレス変
換を中央処理装置32に依頼する。
(4)アドレス変換バス36を介して中央処理装置32
から送られてくる変換後のデータアドレスおよび転送さ
れるデータの数を示すデータカウント値を保持する。
(5)データの転送(主記憶装置31.システムバス3
5.入出力処理袋[34,E10バス37゜入出力アダ
プタ装Wt331〜334の経路で行゛われる)に伴う
データアドレスの更新およびデータカウント値の更新を
行う。
〔発明が解決しようとする課題) 上述した従来のデータ処理装[30は、入出力処理装置
i34を用いて主記憶装!!31と外部入出力装置との
間のデータ転送を行うため、データカウント値の保持、
更新機能〈上記(4)、(5) )を入出力処理装置3
4と入出力アダプタ装置331〜334とが重複して持
ち、また主記憶装置I31と入出力アダプタ装置331
〜334間のデータ転送り1間が長くなり、さらに接続
される外部入出力装置の数が増加すると1−の入出力処
理装置34ですべてをIIIIllすることができなく
なるという欠点がある。
本発明の目的は、入出力処理装置が不要で、したがって
データ転送時間が短かく、接vcされる外部入出力装置
の数が増加しても対応できるデータ処理装置を提供する
ことにある。
〔課題を解決するための手段〕
本発明のデータ処理装置は、 データアドレス、データカウント値を含むチャネルプロ
グラムと該チャネルプログラムの先頭アドレスとが格納
される主記憶装置と、 アドレス変換手段をもつ中央処理装置と、中央処理装置
により起動されると実行すべきチャネルプログラムの先
頭アドレスを主記憶装置から読出し、該実行すべきチャ
ネルプログラムの読出しを依頼する依頼信号と該先頭ア
ドレスとを中央処理装置に出力し、該依頼信号に応じて
中央処理装置が主記憶装置に前記実行すべきチャネルプ
ログラムを出力させるとともに取込み指示信号を出力す
ると、該出力されている実行すべきチャネルプログラム
を取込み、該実行すべきチャネルプログラムに含まれて
いるデータアドレスの物理アドレスへの変換を依頼する
依頼信号と該データアドレスとを中央処理装置に出力し
、該依頼信号に応じて中央処理装置が該データアドレス
を物理アドレスに変換するとともに取込み指示信号を出
力すると、該変換された物理アドレスを中央処理装置か
ら取込んで主記憶装置に出力することにより主記憶装置
と外部入出力装置との間のデータ転送を行い、該データ
転送を1回行うごとに前記変換された物理アドレスの更
新および前記実行すべきチャネルプログラムに含まれて
いるデータカウント値の更新を行い、該データカウント
値がOになるまで前記データ転送を繰返す複数の入出力
アダプタ装置とを有する。
(作用〕 データカウント値の保持、更新機能をもつ入出力アダプ
タ装置に、アドレス変換をいつ、どの論理アドレスにつ
いて行うかの判断機能をもたせることにより、データ数
の少ないチャネルプログラムの読出しは、入出力アダプ
タ装置が先頭アドレスのアドレス変換および主記憶装置
からのチャネルプログラムの読出しを中央処理装置に依
頼して行い、一方、連続アドレスでアクセス可能なデー
タ転送は、入出力アダプタii!illがデータアドレ
スの変換を中央処理装置へ依頼し、変換後のデータアド
レスを用いて直接主記憶装置をアクセスして行うので、
効率のよいデータ転送が行える。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明のデータ処理装置の一実施例を示すブロ
ック図、第2図は主記憶装@1の内部構成例を示す図で
ある。
このデータ処理8110は、データアドレス。
データカウント値を含むチャネルプログラムが格納され
、通信領[20(CPLJ2と入出力アダプタ装置31
〜34との間で予め決められたメモリ領域)に該ブヤネ
ルブし1グラムの先頭アドレスが格納される16Mバイ
トの主記憶装置1と、アドレス変換手段をもつ32ビツ
トの中央処理装置(以下、CPUと称する)2と、CP
U2により起動されると実行すべきチャネルプログラム
の先頭アドレスを主記憶装置1から読出し、該実行すべ
きヂャネルブ[1グラムの読出しを依頼する依頼信号と
該先頭アドレスとをCPU2に出力し、該依頼信号に応
じてCPU2が主記憶装置1に前記実行すべきチャネル
プログラムを出力させるとともに取込み指示信号を出力
すると、該出力されている実行すべきチャネルプログラ
ムを取込み、該実行すべきチャネルプログラムに含まれ
ているデータアドレスの物理アドレスへの変換を依頼す
る依頼信号と該データアドレスとをCPU2に出力し、
該依頼信号に応じてCPU2が該データアドレスを物理
アドレスに変換するとともに取込み指示信号を出力する
と、該変換された物理アドレスをCPU2から取込んで
主記憶装置1に出力することにより主記憶装置1と外部
入出力装置との間のデータ転送を行い、該データ転送を
1回行うごとに前記変換された物理アドレスの更新およ
び前記実行すべきチャネルプログラムに含まれているデ
ータカウント値の更新を行い、該データカウント値がO
になるまで前記データ転送を繰返す複数の入出力アダプ
タ装置31〜34と、主記憶装置1とCPU2と入出力
アダプタ装置31〜34とを接続するシステムバス4と
、CPU2と入出力アダプタ装@31〜34とを接続す
るアドレス変換バス5および制御バス6とから構成され
ている。また、入出力アダプタ装@31〜34には、そ
れぞれ外部入出力装置として磁気テープ装置11、ディ
スク装置12.ラインプリンタ13゜端末装置14が接
続されている。
次に、データ処理袋[10の動作について説明する。
(1)チャネルプログラムの読出し チャネルプログラム22〜24はCPU2で作成され、
主記憶装置1に格納される。チャネルプログラム22〜
24は、第2図に示すように、指令コード(8ビツト)
、制御フラグ(8ビツト)、転送データ量を示すデータ
カウント値(16ビツト〉、データ転送が行われる主記
憶装@1のアドレスを示すデータアドレスく32ビツト
〉から網成される。また、主記憶装@1に格納されるチ
ャネルプログラム22〜24の先頭アドレス(論理アド
レスで記述される)も、主記憶装置1の通信領域20に
格納される。
主記憶装置1と磁気テープ装置11との間でデータ転送
を行なう場合、CPU2はシステムバス4を介して磁気
テープ装Wt11に接続されている入出力アダプタ装置
31を起動する。起動された入出力アダプタ装置i31
は、システムバス4を介して主書g1装置1の通信領域
20に格納されている実行すべきチャネルプログラム2
2の先頭アドレス(00010000)Hを読出す。入
出力アダプタ装置31はチャネルプログラム22の読出
しをCPU2に依頼するため、アドレス変換バス5に読
出した先頭アドレス(00010000)Hを出力し、
システムバス4に依頼信号を出力する。CPU2は、該
依頼信号が出力されるとアドレス変換バス5に出力され
ている先頭アドレス(00010000)Hを取込む。
この先頭アドレス(00010000)Hは論理アドレ
スで記述されているため、CPU、2は内蔵するアドレ
ス変換手段(図示せず〉を用いて論理アドレスから物理
アドレス(010000)Hへの変換を行う。
CPU2は物理アドレスに変換した先頭アドレス(01
0000)Hをシステムバス4上に出力し、主記憶装置
1の該アドレスに格納されているlチャネルプログラム
22をシステムバス、′4に出力させる。次に、CPU
2は、制御バス6を介して、システムバス4に出力され
ているチャネルプログラム22を取込むように指示する
取込み指示信号を、依頼のあった入出力アダプタ装W 
3 +へ出力する。入出力アダプタ装置31は該取込み
指示信号に従いチャネルブ[]コグラム2を取込む。
(2)データの転送 上記のようにして入出力アダプタ装置31に取込まれた
ヂャネルブ【】グラム22の指令コードが、主記憶装置
1と磁気テープ11との間のデータ転送を指示している
場合には、論理アドレスで記述されているデータアドレ
ス(以下、論理データアドレスと称す’)(00100
000)Hを物理アドレスで記述されるデータアドレス
(以下、物理データアドレスと称す)(100000)
Hに変換する必要が生じる。したがって、入出力アダプ
タ装置31は論理データアドレス(00100000)
Hをアドレス変換バス5に出力し、CPU2に論理デー
タアドレス(00100000)Hから物理データアド
レス(100000)Hへの変換を依頼する依頼信号を
システムバス4に出力する。CPU2は該依頼信号が出
力されると論理データアドレス(00100000)H
を取込み、アドレス変換手段を用いて物理データアドレ
ス(100000)Hに変換した後、該物理データアド
レス(100000)Hをアドレス変換バス5に出力す
る。また、CPU2は、制御バス6を介してこの物理デ
ータアドレス(100000)Hを取込むように指示す
る取込み指示信号を依頼のあった入出力アダプタ装置3
1へ出力する。入出力アダプタ装置31はこの取込み指
示信号に従いアドレス変換バス5上の物理データアドレ
ス(100000)Hを取込み、主記憶装置1と磁気テ
ープ装置11との間のデータ転送をシステムバス4を介
して実行する。
すなわち、ヂャネルブ[コグラム22の指令コードが、
主記憶袋@1に格納されているデータを磁気テープ装置
11に転送することを指示している場合には、入出力ア
ダプタ装置31は物理データアドレス(100000)
Hをシステムバス4に出力し、主記憶袋M1の該アドレ
ス(100000)Hに格納されているデータを読出し
て磁気テープ装置11に出力する。次に、入出力アダプ
タ装置、3+ は、物理データアドレス(100000
)Hの値を更新しく1つ増加させ)主記憶装置1の該ア
ドレス(100001)Hに格納されているデータを同
様にして読出して磁気テープ装@11を出力づる。また
、入出力アダプタ装置31は、データ転送を1回行うご
とにブーヤネルプログラム31のデータカウント値を更
新しく1つずつ減少させ)、該データカウント値がOに
なるまでデータ転送を繰返す。
チャネルプログラム22の指令コードが、磁気テープ装
置11に格納されているデータを主記憶装置1に転送す
ることを指示している場合には、入出力アダプタ置31
は、磁気テープ装置11に格納されているデータを読出
し、システムバス4を介して該データを主記憶装置1の
物理データアドレス(100000)Hが示すアドレス
に格納する。この場合も、入出力アダプタ装置31はデ
ータ転送を行うごとに前記物理データアドレスおよび前
記データカウント値を更新し、該データカウント値がO
になるまでデータ転送を繰返す。
以上述べた入出力アダプタ装置31の動作については、
主記憶装置1とディスク装置!12.主記憶装置1とラ
インプリンタ13.主記憶装置1と端末装置14間でデ
ータ転送を行うときには、それぞれ入出力アダプタ装置
32.入出力アダプタ装置33.入出力アダプタ装置3
4が同様にして行う。
〔発明の効果〕
以上説明したように本発明は、入出力アダプタ装置が必
要に応じて論理データアドレスの物理データアドレスの
変換を中央処理装置に依頼し、中央処理装置で変換され
た物理データアドレスにより主記憶装置と外部入出力装
置間のデータ転送を行うことにより、従来必要であった
入出力処理装置が不要となるため、データ転送時間を短
くできる効果と接続される外部入出力装置の数が増加し
ても対応できる効果とがある。
【図面の簡単な説明】
第1図は本発明のデータ処理装置の一実施例を示すブロ
ック図、第2図は主記憶装置1の内部構成例を示す図、
第3図はデータ処理装置の従来例を示すブロック図であ
る。 1−・・主記憶装置、 2・・・中央処理装置、 31〜34・・・入出力アダプタ装置、4・・・システ
ムバス、 5・・・アドレス変換バス、 6・・・制御バス、 10・・・データ処理装置、 11・・・磁気テープ装置、 12・・・ディスク装置、 13・・・ラインプリンタ、 14・・・端末装置、 20・・・通信領域、 21・・・先頭アドレス、 22.23.24・・・チャネルプログラム、25・・
・データ領域。 第111 第2図

Claims (1)

  1. 【特許請求の範囲】 1、データアドレス、データカウント値を含むチャネル
    プログラムと該チャネルプログラムの先頭アドレスとが
    格納される主記憶装置と、 アドレス変換手段をもつ中央処理装置と、 中央処理装置により起動されると実行すべきチャネルプ
    ログラムの先頭アドレスを主記憶装置から読出し、該実
    行すべきチャネルプログラムの読出しを依頼する依頼信
    号と該先頭アドレスとを中央処理装置に出力し、該依頼
    信号に応じて中央処理装置が主記憶装置に前記実行すべ
    きチャネルプログラムを出力させるとともに取込み指示
    信号を出力すると、該出力されている実行すべきチャネ
    ルプログラムを取込み、該実行すべきチャネルプログラ
    ムに含まれているデータアドレスの物理アドレスへの変
    換を依頼する依頼信号と該データアドレスとを中央処理
    装置に出力し、該依頼信号に応じて中央処理装置が該デ
    ータアドレスを物理アドレスに変換するとともに取込み
    指示信号を出力すると、該変換された物理アドレスを中
    央処理装置から取込んで主記憶装置に出力することによ
    り主記憶装置と外部入出力装置との間のデータ転送を行
    い、該データ転送を1回行うごとに前記変換された物理
    アドレスの更新および前記実行すべきチャネルプログラ
    ムに含まれているデータカウント値の更新を行い、該デ
    ータカウント値が0になるまで前記データ転送を繰返す
    複数の入出力アダプタ装置とを有するデータ処理装置。
JP5539890A 1990-03-06 1990-03-06 データ処理装置 Pending JPH03255560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5539890A JPH03255560A (ja) 1990-03-06 1990-03-06 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5539890A JPH03255560A (ja) 1990-03-06 1990-03-06 データ処理装置

Publications (1)

Publication Number Publication Date
JPH03255560A true JPH03255560A (ja) 1991-11-14

Family

ID=12997427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5539890A Pending JPH03255560A (ja) 1990-03-06 1990-03-06 データ処理装置

Country Status (1)

Country Link
JP (1) JPH03255560A (ja)

Similar Documents

Publication Publication Date Title
US20040107265A1 (en) Shared memory data transfer apparatus
JPH056901B2 (ja)
JP2008519333A (ja) 分割トランスアクションを用いたバッファレス・dma・コントローラの実施
JPH0122940B2 (ja)
JPH03255560A (ja) データ処理装置
JP3371078B2 (ja) デバイス間データ転送装置及びその方法
JP2001014219A (ja) キャッシュ制御方法及びその装置
JPH03152651A (ja) 情報伝送システム
JPH0736806A (ja) Dma方式
JPH01261763A (ja) Dma転送制御装置
JPS61193245A (ja) 記憶制御方式
JPH04205047A (ja) データ処理装置
JP2002091520A (ja) プログラマブルコントローラ及びメモリモジュール
JPH1027153A (ja) バス転送装置
JPH03262064A (ja) システムバスを用いたデータ転送方式
JPS6145343A (ja) スワツプ制御方式
JPH04330541A (ja) 共通データ転送システム
JPH01240960A (ja) Dma転送制御回路
JPH03142654A (ja) データ転送処理方式
JPH01134654A (ja) 情報転送方式
JPH06195303A (ja) データ転送記憶装置
JPH04148253A (ja) メモリ読出書込制御方式
JPH02257356A (ja) マルチプロセッサシステムのデータ転送方法
JPH1185660A (ja) データ転送システム
JPH09305562A (ja) データ転送装置