JPH01134654A - 情報転送方式 - Google Patents

情報転送方式

Info

Publication number
JPH01134654A
JPH01134654A JP62293543A JP29354387A JPH01134654A JP H01134654 A JPH01134654 A JP H01134654A JP 62293543 A JP62293543 A JP 62293543A JP 29354387 A JP29354387 A JP 29354387A JP H01134654 A JPH01134654 A JP H01134654A
Authority
JP
Japan
Prior art keywords
storage device
control device
information
communication control
common bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62293543A
Other languages
English (en)
Inventor
Masato Maruyama
正人 丸山
Takuya Hiramatsu
平松 琢弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62293543A priority Critical patent/JPH01134654A/ja
Publication of JPH01134654A publication Critical patent/JPH01134654A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の属する分野の説明 本発明は、情報処理装置において、補助記憶装置上の情
報を主記憶装置を経由せずに各種制御装置へ転送するよ
うにした情報転送方式に関するものである。
(2)従来技術の説明 情報処理装置の一般的な構成例を第2図に示す。
第2図において、lは中央処理装置、2は主記憶装置、
3は補助記憶装置を制御する制御装置。
4は磁気ディスク装置等の補助記憶装置、5はデータ通
信回線を制御する通信制御装置、6は共通バスであり、
6−1はデータバス、6−2はアドレスバス(共通バス
上の上記以外の信号線は省略している)、7はデータ通
信回線、8は端末装置である。
従来この種の情報処理装置において、補助記憶装置4上
に存在する情報をデータ通信回線7を介して端末装置8
に出力する場合の動作(送信動作と呼ぶ)は以下のよう
に行われる。
■ 中央処理装置l上のプログラムは、端末装置8に出
力すべき補助記憶装置4上の情報を上記il!装置2上
の指定した領域に転送するように制御装置3を起動する
■ 制御装置3は、指定された転送動作を終了すると、
中央処理装置lにその旨通知する。
■ 中央処理装置l上のプログラムは、主記憶装置2上
の情報を該当するデータ通信回線7へ出力するように2
通信制御装置5を起動する。
■ 通信制御装置5は、主記憶装置2上の情報をデータ
通信回線7に出力し、終了すると、中央処理装置1へそ
の旨通知する。
同様に、データ通信回線7から受信した情報を補助記憶
装置4上に出力する場合の動作(受信動作と呼ぶ)は以
下のように行われる。
■ 中央処理装置1上のプログラムは、データ通信回線
7からの情報受信を主記憶装置2上の指定した領域へ格
納するよう通信制御装置5を起動する。
■ 通信制御装置5は、受信した情報を主記憶装置2上
に転送し、v!了すると中央処理装置1へその旨通知す
る。
■ 中央処理装置1上のプログラムは、主記憶装置2上
の受信情報を補助記憶装置4の指定した領域へ転送する
ように、制御装置3を起動する。
■ 制御装置3は、指定された動作を終了すると。
中央処理装置1にその旨通知する。
以上に述べたように、従来の装置では、中央処理装置1
しか制御装置3を起動する手段を有せず。
また共通バス6上の記憶装置は主記憶装置2のみであっ
た。そのため通信制御装置5と補助記憶装置4間で情報
を転送する場合、中央処理装置1上のプログラムは、送
信動作および受信動作のいずれにおいても制御装置3お
よび通信制御装置5をそれぞれ起動し、転送すべき情報
を一旦主記憶装置2上にバッファリングする必要があっ
た。このバッファリング処理が処理能力上のオーバヘッ
ドになっており、更に主記憶装置2上のバッファリング
用領域の無効使用により、主記憶装置2の使用率が上が
り、全体性能が低下するという問題があった。
(3)発明の目的 本発明は、これらの欠点を解決するため、補助記憶装置
を制御する制御装置と通信制御装置との間の情報転送を
可能としたもので、以下図面について詳細に説明する。
(4)発明の構成および作用の説明 第1図は9本発明の実施例であり、1は中央処理装置、
2は主記憶装置、3は補助記憶装置を制御する周辺制御
装置、4は磁気ディスク装置等の補助記憶装置、5は通
信制御装置、5−1は共通バスからアクセス可能な2通
信制御装置内の記憶装置、6は共通バスであり、6−1
はデータバス。
6−2はアドレスバス、6−3は記憶装置切替え信号(
共通バス上の上記以外の信号線は省略している)、7は
データ通信回線、8は端末装置である。
第1図において、補助記憶装置4上に存在する情報をデ
ータ通信回線7を介して端末装置8へ出力する場合の動
作を以下に示す。
■ 中央処理装置l上のプログラムは1通信制御装置5
を起動し、端末装置8に出力すべき補助記憶装置4上の
送信情報格納域のアドレス情報および転送量を通知する
■ 通信制御装置5は、制御装置3を起動し、補助記憶
装置4上の送信情報格納域のアドレス情報、転送量およ
び内部の記憶装置5−1上の情報格納アドレスを通知す
る。
■ 制御装置3は、補助記憶装置4の該当するアドレス
から情報を読出し、共通バス6を確保した後、共通バス
6上の記憶装置切替え信号6−3を通信制御装置5内の
記憶装置5−1に設定し情報をバスに出力する(情報が
通信制御装置5内の記憶装置5−1に格納される)。
■ 転送が終了すると、制御装置3は9通信制御装置5
にその旨通知する。
■ 通信制御装置5は、該当するデータ通信回線7に情
報を出力し、終了すると中央処理装置1にその旨通知す
る。
同様に、データ通信回線7から受信した情報を補助記憶
装置4に出力する場合の動作を以下に示す。
■ 中央処理装置l上のプログラムは1通信制御装置5
を起動し、該当回線に対する受信指示および補助記憶装
置4上の受信情報格納域のアドレス情報を通知する。
■ 通信制御装置5は、該当する回線から受信した情報
を内部の記憶装置5−1に格納し、受信が終了すると、
制御装置3を起動し、補助記憶装置4上の受信情報格納
域のアドレス情報および内部の記憶装置5−1の受信情
報アドレスおよび転送量を通知する。
■ 制御装置3は、共通バス6を確保したのち記i2装
置の識別情報を判別し、共通バス6上の記憶装置切替え
信号6−3を通信制御装置5内の記憶装置5−1に設定
して情報を読出しく通信制?O装置5内の記憶装置5−
1上の情報が読出される)、補助記憶袋″i4内の該当
する領域に格納する。
■ 転送が終了すると、制御装置3は1通信制御装置5
にその旨通知する。
■ 通信制御装置5は、情報の受信が終了したことを中
央処理装置lへ通知する。
ここで、制御装置3における情報転送先の記憶装置(主
記憶装置2あるいは通信制御装置5内の記憶装置5−1
)の選択は、記憶装置への情報格納アドレスの識別(主
起jfJ装置2と通信制御装置5内の記憶装置5−1間
でアドレス空間を分割使用)する方法、あるいは起動元
の装置から通知される転送先の記憶装置種別情報により
識別する方法等により行うことができる。
以上に述べたように1通信制御装置5に制御装置3を起
動する手段を設け1通信制御装置5内の記憶装置S−t
を共通バス6上に開放し、主記憶装置2と通信制御装置
5内の記憶装置5−1の切分は信号線を共通バス上に設
けることにより、制御装置3は、主記憶装置2にアクセ
スするのと同一の方法で、補助記憶装置4上の情報と通
信制御装置5内の記憶装置5−1上の情報を相互に転送
することが可能となる。
(5)効果の説明 本発明により中央処理装置の介入なく、また主記憶装置
を経由することなく、補助記憶装置と通信制御装置との
間で、直接3情報を転送できることから、中央処理装置
の負荷を削減でき、また上記tα装置の無効使用を無く
することから、情報処理装置の処理能力を向上させるこ
とが可能となる。
なお1本明細書では、補助記憶装置と1台の通信制御装
置について説明したが、複数の通信制御装置あるいは通
信制御装置の代わりに他の制御装置としても同様の効果
を得られるのは明らかである。
【図面の簡単な説明】
第1図は本発明の実施例、第2図は従来の情報処理装置
の一般的な構成例である。 1・・・・・・中央処理装置、2・・・・・・主記憶装
置、3・・・・・・周辺制御装置、4・・・・・・補助
記憶装置、5・・・・・・通信制御装置、5−1・・・
・・・通信制御装置内の記憶装置、6・・・・・・共通
バス、6−1・・・・・・データバス、6−2・・・・
・・アドレスバス、6−3・・・・・・記憶装置切替え
信号、7・・・・・・データ通信回線、8・・・・・・
端末装置。 特許出願人 日本電信電話株式会社

Claims (1)

  1. 【特許請求の範囲】 共通バスに接続された中央処理装置、主記憶装置、補助
    記憶装置を制御する第1の制御装置、第1の制御装置に
    接続された補助記憶装置、および第2の制御装置からな
    る情報処理装置において、前記第2の制御装置は共通バ
    スからもアクセス可能な記憶装置と前記第1の制御装置
    を起動する手段を有する形態とし、 共通バス上にはアクセス先の記憶装置が主記憶装置か、
    あるいは前記第2の制御装置内の記憶装置のいずれかを
    識別する信号線を設け、 前記第2の制御装置から起動された第1の制御装置が共
    通バスを介して記憶装置をアクセスする際、第1の制御
    装置から出力された記憶装置の識別信号線の状態に対応
    して、アクセス先の記憶装置を前記第2の制御装置内の
    記憶装置とすることにより、 補助記憶装置と前記第2の制御装置間の情報転送を、主
    記憶装置を経由せずに行うことを特徴とする情報転送方
    式。
JP62293543A 1987-11-20 1987-11-20 情報転送方式 Pending JPH01134654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62293543A JPH01134654A (ja) 1987-11-20 1987-11-20 情報転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62293543A JPH01134654A (ja) 1987-11-20 1987-11-20 情報転送方式

Publications (1)

Publication Number Publication Date
JPH01134654A true JPH01134654A (ja) 1989-05-26

Family

ID=17796108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62293543A Pending JPH01134654A (ja) 1987-11-20 1987-11-20 情報転送方式

Country Status (1)

Country Link
JP (1) JPH01134654A (ja)

Similar Documents

Publication Publication Date Title
EP0464848B1 (en) Structure for enabling direct memory-to-memory transfer
KR950010529B1 (ko) 프로세서간 통신을 위한 메모리 공유 장치
JPH01134654A (ja) 情報転送方式
JPH01125644A (ja) データ転送装置
JPS6217879Y2 (ja)
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JPH0115100B2 (ja)
JPS61233857A (ja) デ−タ転送装置
JPH01300358A (ja) 情報転送方式
JPS6383854A (ja) デ−タ転送回路
JPS60114927A (ja) フアイルメモリアクセス制御方式
JPH04326227A (ja) 高速回線制御装置
JPS63193638A (ja) パケツト信号処理装置
JPH01108665A (ja) Dma転送制御方式
JPS6095671A (ja) 共通バス・バツフア制御方式
JPS61251943A (ja) デ−タ処理装置
JPH0817401B2 (ja) Lan接続システム
JPS60147864A (ja) マイクロコンピユ−タ装置
JPH03191463A (ja) プロセッサ間通信方式
JPS6118058A (ja) デ−タ転送方式
JPS61260350A (ja) 並列処理制御方式
JPH08161253A (ja) Dma制御方法およびdma制御装置
JPH0758747A (ja) 交換機の呼制御装置
JPS6042976B2 (ja) デ−タ処理装置
JPH05241916A (ja) データ処理装置