JPS63193638A - パケツト信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はパケット信号処理装置において、パケット送受
信回路の送受信データを格納するデータ転送メモリとし
て、書き込み動作と読み出し動作とを非同期で行なえる
メモリを使用すると共に、プロセッサバスとは別にパケ
ット信号データ転送用バスをパケット送受信回路と上記
メモリとの間に設けることにより、 パケット信号データ転送用バスの占有と無関係に、プロ
セッサがプロセッサバスを介してデータ転送メモリにア
クセスできるようにしたものである。

〔産業上の利用分野〕

本発明はパケット信号処理装置に係り、特に交換機内に
おいてパケット信号を送受信して所定の処理を行なうパ
ケット信号処理装置に関する。

総合サービスディジタル網（ＩＳＤＮ：ｉｎｔｅｇｒａ
ｔｅｄ　５ｅｒｖｉｃｅｓ　ｄｉｇｉｔａｌ　ｎｅｔｗ
ｏ「ｋ　＞の展開に伴い、パケット信号処理が増加する
傾向にあり、これに対処するため一つのパケット信号処
理装置が担当するチャネル数を増して交換システムを経
済化する必要がある。このため、パケット信号処理装置
の処理能力の向上が望まれる。

〔従来の技術〕

従来のパケット信号処理装置の一例のブロック図を第３
図（最終図）に示す。同図中、パケット信号チャネル１
を伝送されてきたパケット信号は回線対応部２で受信さ
れる。回線対応部２はパケット信号を受信すると、ＤＭ
Ａ１２８日−ラ３に対してＤＭＡ要求線４を介してＤＭ
△動伯を要求する。これを受けてＤＭＡコントローラ３
はプロセッサ５に対してバス要求線６を介してプロセッ
サバス７の使用権を要求する。

これにより、ブロセッ＋Ｊ５はプ［１セツサバス７の明
渡し条件がそろったら、バス使用許可線８を通じてＤＭ
Ａ−］コントローラに対してプロセッサバス７の使用許
可を与える。この使用許可をまって、ＤＭＡＬＩントロ
ーラ３はＤＭＡ要求線９を通じて回線対応部２を制御し
、その受信パケット信号データをプロセッサバス７を介
してメモリ１゜へＤ　Ｍ　Ａ　（ｄｉｒｅｃｔ　ｍｅｍ
ｏｒｙ　ａｃｃｅｓｓ）転送させる。

同様に、上位装置対応部１１とＤＭＡ：］コントローラ
との間のＤＭＡ要求線１２及びＤＭＡ許可線１３を使用
し、かつ、プロセッサ５とＤＭＡコントローラ３との間
のバス要求線６及びバス使用許可線８を使用しての通信
により、メモリ１ｏの記憶パケット信号データが、プロ
セッサパス７を介して上位装置対応部１１へＤＭＡ転送
され、更にこれより上位装置バス１４を介して送信され
る。

このように、従来のパケット信号処理装置においては、
バケツ１〜信号データを、プロセッサバス７を使用して
メモリ１ｏへＤＭＡ転送している。

〔発明が解決しようとする問題点〕

従来のパケット信号処理装置では、パケット信号データ
がプロセッサバス７を使用してメモリ１０へＤＭＡ転送
されるため、多数のパケット信号を受信した場合、ＤＭ
Ａ転送動作回数が増加し、これによりプロセッサ５自身
がプロセッサバス７を使用できる時間がその分減少する
ことになる。

プロセッサ５側から見ると、多数のパケット信号が受信
された場合、処理が増大するが、プロセッサバス７を回
線対応部２や上位装置対応部１２が占有している時間が
増大するため、バス競合の結果、プロセッサ５自身が所
定の処理のためにプロセッサバス７を使用してメモリ１
０をアクセスできる時間が、減少することから、プロセ
ッサ５の処理時間が長くかかってしまうこととなる。こ
のため、従来はプロセッサ５の処理能力を十分に引き出
せず、処理能力が低下し、甚だしい場合は処理が飽和し
てしまう問題点があった。

本発明は上２の点に鑑みて創作されたもので、パケット
信号データ転送と無関係にブ［１セツザがメモリをアク
セスすることができるパケット信号処理装置を提供する
ことを目的とする。

〔問題点を解決するための手段〕

第１図は本発明のパケット信号処理装置の原理ブロック
図を示す。同図中、１６はパケット送受信回路、１７は
プロセッサ、１８はデータ転送メモリで、パケット送受
信回路１６及びデータ転送メモリ１８はパケット信号デ
ータ転送用バス１９により接続されている。またプロセ
ッサ１７はパケット送受信回路１６及びデータ転送メモ
リ１８とプロセッサバス２０を介して接続されている。

プロセッサ１７はパケット送受信回路１６の制御と、送
受信されるパケット信号の処理とを行なう。また、デー
タ転送メモリ１８は、書き込み動作と読み出し動作とが
非同期でできる構造のものが使用される。

第１図に示すように、データ転送メモリ１８はパケット
送受信回路１６及びプロセッサ１７に対してバス１９．
２０を介して別々に接続される。

〔作用〕

パケット送受信回路１６により受信されたパケット信号
は、パケット信号データ転送用バス１９を介してデータ
転送メモリ１８に転送され、ここで格納される。

一方、プロセッサ１７はプロセッサバス２０を介してデ
ータ転送メモリ１８のアクセスを行なう。

データ転送メモリ１８は書き込み動作と読み出し動作と
が非同期で行なえるため、パケット信号を書ぎ込む一方
、プロセッサ１７のアクセスにより読み出し動作も行な
うことができる。また、各々バス１９．２０が別である
のでパケット送受信回路１６と、プロセ・ツサ１７との
間でバス競合も起きない。従って、パケット信号データ
転送用バス１９の占有と無関係に、プロセッサ１７がプ
ロセッサバス２０を介してデータ転送メモリ１８をアク
セスすることができる。

〔実施例〕

第２図は本発明５Ａ＠の一実施例のブロック図を示す。

同図中、第１図と同一構成部分には同一符号を付しであ
る。第２図において、パケット送受信回路１６はパケッ
ト信号データ転送用バス１９のコントローラ２１、回線
対応部２２及び上位装置対応部２３から構成されている
。

また、データ転送メモリ１８はデュアルポートメモリ２
４により構成されている。デュアルポートメモリ２４は
、ランダム・アクセス・メモリ（ＲＡＭ）と同様にアク
セスできるボートの他に、シリアルデータを出力するシ
リアルアクセスポートを有し、書き込みと読み出しとを
非同期にできる。

また、メモリ２５はプロセッサ１７に所定の動作を行な
わせるためのプログラムが格納されているメモリで、従
来装置におけるメモリ１ｏと異なり、パケット信号デー
タは格納しない。

上記構成のパケット信号処理装置の動作について説明す
るに、パケット信号はパケット信号チャネル２６を介し
て回線対応部２２により受信される。］］ント０−ラ２
は回線対応部２２より転送要求線２７を介して転送要求
が入力されると、転送許可１ｍ２８を通して回線対応部
２２に対して転送許可を与える。これにより、受信され
たパケット信号はパケット信号データ転送用バス１９を
介してデュアルポートメモリ２４に転送され、ここで格
納される。

受信されたパケッ］・信号データのデュアルポートメモ
リ２４への格納がすべて終了すると、コントローラ２１
よりの終了通知により、プロセッサ１７はパケット信号
に対して所定の処理（例えばパケット信号の送信先、受
信先、順番その他の識別など）を行なう。

受信したパケット信号に異常がなければ、次にプロセッ
サ１７が上位装置対応部２３に対して、プロセッサバス
２０を介して上位装置（図示せず）への送信を命令する
。これにより、上位装置対応部２３は転送要求線２９を
使用してコントローラ２１に対して転送要求を行ない、
その後にコント０−ラ２１より転送許可線３０を使用し
て送られてくる転送許可信号に基づき、パケット信号デ
ータ転送用バス１９を介してデュアルポートメモリ２４
から送られてくるパケツ］・信号データを受は取り、そ
れを上位装置バス３１を介して上位装置（図示せず）へ
送信する。

上記の一連の動作において、パケット信号データはプロ
セッサバス２０を介さず、パケット信号データ転送用バ
ス１９を介して上位装置対応部２３へ渡されるので、パ
ケット信号処理用プロセッサ１７のデュアルポートメモ
リ２４へのアクセスを妨げることはない。

なお、パケット信号処理装置の動作はその他種々の変形
例が考えられるが、いずれの場合もパケット信号データ
はプロセッサバス２０を介さずに上位装置対応部２３に
渡される。

〔発明の効果〕

上述の如く、本発明によれば、パケット信号データ転送
用バスの占有と無関係に、プロセッサがプロセッサバス
を介してデータ転送メモリをアクセスすることができる
から、パケット信号処理が増加した場合でも、プロセッ
サの処理能力を従来に比べ、大幅に引き出すことができ
る智の特長を有するものである。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例のブロック図、第３図は従来
の一例のブロック図である。 図において、 １６はパケット送受信回路、 １７はプロセッサ、 １８はデータ転送メモリ、 １９はパケット信号データ転送用バス、２０はプロセッ
サバス、 ２１はコントローラ、 ２２は回線対応部、 ２３は上位装置対応部、 ２４はデュアルポートメモリである。 　１１一 本発項シ犀哩ブ’０・ｙ７図 第１図 Ｌ　　　　　　　　　　　　　　　Ｊ 本発明バー＊施矛ｊのブｂ・χ２困 第２図

Claims (1)

1. 【特許請求の範囲】 パケット信号を送信又は受信するパケット送受信回路（
   １６）と、 該パケット送受信回路（１６）の制御と送受信される該
   パケット信号の処理とを行なうプロセッサ（１７）と、 該パケット送受信回路（１６）の送受信パケット信号デ
   ータを格納する、書き込み動作と読み出し動作とが非同
   期でできる構造のデータ転送メモリ（１８）と、 該パケット送受信回路（１６）と該データ転送メモリ（
   １８）との間を接続するパケット信号データ転送用バス
   （１９）と、 該プロセッサ（１７）と該データ転送メモリ（１８）及
   び該パケット送受信回路（１６）とを夫々接続するプロ
   セッサバス（２０）とからなることを特徴とするパケッ
   ト信号処理装置。