JPH05289979A - データ転送制御方式、データ転送制御装置、及び通信制御システム - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、データ管理を容易にし、デ
ータ処理効率を向上させるためのデータ転送技術を提供
することにある。 【構成】 転送制御条件、データ転送元アドレス、デー
タ転送先アドレス、転送語数を含むデータ転送制御情報
に従ってデータの境界を判定し、その判定結果に基づい
てデータ転送先又はデータ転送元、転送語数を制御する
ことにより、バッファ１１を効率良く使用し、また、そ
のようにデータを区別して格納することにより、ホスト
プロセッサ５による情報管理の容易化、データ処理効率
向上を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理システムに
おいてブロック分割されたデータバッファを転送元又は
転送先としてＤＭＡ（ダイレクト・メモリ・アクセス）
を行うためのデータ転送制御技術に関し、例えばシリア
ル通信のための通信制御システムに適用して有効な技術
に関する。

【０００２】

【従来の技術】データリンク層プロトコルとしてＨＤＬ
Ｃ（ハイレベル・データ・リンク・コントロール）手順
などに準拠して情報をビットシリアルにやりとりする場
合には、ＳＣＩ（シリアル・コミュニケーション・イン
タフェース）コントローラがフレームと呼ばれる単位で
データの送受信を行う。送受信されたデータは、上位プ
ロセッサの処理に委ねられるが、ＳＣＩコントローラに
よるデータの送受信と上位プロセッサによるデータ処理
とは通常非同期で行われるため、送受信データは一旦デ
ータバッファに格納される。このような場合に、ＳＣＩ
コントローラが受信したデータをフレームのようなブロ
ック単位でデータバッファに転送したり、転送すべきデ
ータをブロック単位でデータバッファからＳＣＩコント
ローラに転送したりするとき、ＤＭＡコントローラが利
用される。

【０００３】尚、データ通信用のＤＭＡコントローラに
ついて記載された文献の例としては昭和６３年７月に株
式会社日立製作所から発行された「ＨＤ６４１８０Ｓ、
ＮＰＵハードウェアマニュアル」第３７６頁から第４０
０頁がある。

【０００４】

【発明が解決しようとする課題】上記従来技術では、Ｓ
ＣＩコントローラとデータバッファとの間でＤＭＡ転送
されるフレームデータにおいては、データリンク層プロ
トコル制御情報のみの制御フレーム及びプロトコル制御
情報と上位層（ネットワーク層）用データの両者を含ん
でいる情報フレームが順不同で出現する。そのため、上
位プロセッサはソフトウェアによりプロトコル制御情報
とデータとをそれぞれ分割管理する必要がある。

【０００５】例えば受信の場合、ＤＭＡコントローラ
は、ＳＣＩコントローラで受信された１フレーム分のデ
ータを指定されたメモリ領域上の受信バッファに転送す
る。プロトコル制御情報と上位層用データの両者を含ん
でいる情報フレームとプロトコル制御情報のみの制御フ
レームとが順不同で受信されるため、常にデータを考慮
した大きな受信バッファを用意しておく必要があり、そ
うすると、プロトコル制御情報のみのフレームに対して
は大きすぎる受信バッファとなり、受信バッファに無駄
が生じる。さらに、上位プロセッサは、情報フレームと
制御フレームが混在する受信バッファ内からプロトコル
制御情報を認識してプロトコル処理をする必要があるた
め、そのような処理が複雑になり、プロセッサの負担が
大きくなる。

【０００６】また、データをプロトコル制御情報と組み
合わせてバッファに置かなければならないため、データ
を連続して保持することができず、結果的に分散された
データの管理が複雑になってしまう。

【０００７】本発明の目的は、データ管理を容易にし、
データ処理効率を向上させることができるデータ転送技
術を提供することにある。

【０００８】さらに本発明の別の目的は、受信バッファ
の有効利用と、データ管理の容易化を図ることにより、
高い効率でデータ処理を行うことができる通信制御技術
を提供することにある。

【０００９】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１１】すなわち、転送制御条件、データ転送元ア
ドレス、データ転送先アドレス、転送語数を含むデータ
転送制御情報に従ってデータの境界を判定し、その判定
結果に基づいてデータ転送先又はデータ転送元、転送語
数を制御するものである。

【００１２】また、データ転送元アドレス、データ転送
先アドレス、転送語数を含むデータ転送制御情報を格納
する転送制御情報格納手段と、転送制御条件と転送制御
情報に従ってデータの境界を判定する手段と、データ転
送先又はデータ転送元、及び転送語数等を変化させてデ
ータ転送を制御する転送制御手段とを含んでデータ転送
制御装置を構成するものである。

【００１３】さらに、外部との間の通信インタフェース
と、プロトコル制御データを保持するプロトコル制御デ
ータバッファと、送受信のためのデータバッファとを含
んで通信制御システムが構成されるとき、上記のように
構成されたデータ転送制御装置を、上記インタフェース
と、上記プロトコル制御データバッファ及びデータバッ
ファとの間に配置することができる。

【００１４】

【作用】上記した手段によれば、データ転送制御情報に
従ってデータの境界を判定し、その判定結果に基づいて
データ転送先又はデータ転送元、転送語数を制御するこ
とは、データを種類毎に分割して保有することを可能と
し、また、同一種類のデータを連続して格納することを
可能とし、このことが、受信バッファの有効利用、デー
タ管理の容易化、及びデータ処理効率向上を達成する。

【００１５】

【実施例】図１には本発明の一実施例に係る通信制御シ
ステムが、受信データのＤＭＡ転送との関連において示
され、図２にはそれの主要部が拡大されて示される。

【００１６】通信コントローラ１は、ＳＣＩコントロー
ラ２及びＤＭＡコントローラ３などを含み、送受信デー
タやプロトコル制御情報などを格納するＲＡＭ（ランダ
ム・アクセス・メモリ）で成るようなメインメモリ４や
ホストプロセッサ５などの上位レイヤとシステムバス６
を介してインタフェースされると共に、通信回線ＴＬ，
ＲＬにて送受信される情報に対して所定の通信プロトコ
ルに従った処理を行う。特に制限されないが、この通信
コントローラ１は、公知の半導体集積回路製造技術によ
ってシリコンのような１個の半導体基板に形成されてい
る。

【００１７】上記ＳＣＩコントローラ２は、特に制限さ
れないが、送信回線ＴＬ及び受信回線ＲＬを介して他局
に接続される回線制御部や、この回線制御部によるデー
タ送受信に必要なプロトコル処理のための制御部、そし
て送受信すべきデータを先入れ先出形式で一時的に蓄え
るバッファなどを含んで成り、回線制御部から受信され
るフレームと、ＤＭＡコントローラ３によりＤＭＡ転送
される送信パケットを内部で処理して、ビットシリアル
に情報を送受信制御処理する。送信パケットに対して
は、プロトコル制御情報を更に付加して送信フレームと
して回線制御部から送出する。受信フレームに対して
は、プロトコル制御情報を元にフレームの有効・無効を
判定し、有効フレームの情報フィールドの受信パケット
データを内蔵バッファに順次蓄えて行く。

【００１８】上記ＤＭＡコントローラ３は、ＳＣＩコン
トローラ２からのＤＭＡ転送要求に従って、ＳＣＩコン
トローラ２が受信したパケットデータを直接メインメモ
リ４の所定領域に転送制御したり、メインメモリ４の所
定領域に格納されている送信すべきパケットデータを直
接ＳＣＩコントローラ２に転送制御したりする。

【００１９】メインメモリ４に転送された受信パケット
データは、ホストプロセッサ５により上位のプロトコル
処理に供され、また送信すべきパケットデータはホスト
プロセッサ５による上位のプロトコル処理により生成さ
れるため、メインメモリ４上には送受信データ本体と、
パケット毎に区別された上位プロトコル制御情報のブロ
ックデータとして格納されている。送受信パケットをパ
ケット単位の上位プロトコル制御情報と送受信データと
に区別してメインメモリ４に格納するため、メインメモ
リ４にはブロック分割された制御情報バッファ１０とデ
ータバッファ１１が形成されている。この制御情報バッ
ファ１０は、特に制限されないが、ｎ分割された第１ブ
ロックＣＢＬＫ１乃至第ｎブロックＣＢＬＫｎに分割さ
れる。同様にデータバッファ１１も、特に制限されない
が、ｎ分割された第１ブロックＤＢＬＫ１乃至ＤＢＬＫ
ｎに分割されている。

【００２０】プロトコル制御情報バッファ及びデータバ
ッファの各ブロックのブロック長はそれぞれ同一とさ
れ、両バッファともに連続するアドレス空間に配置され
ている。そして各ブロックＣＢＬＫ１〜ＣＢＬＫｎ、Ｄ
ＢＬＫ１〜ＤＢＬＫｎを定義するための領域として、例
えばメインメモリ４に転送制御テーブル１２が形成され
ている。この転送制御テーブル１２は、上記第１ブロッ
クＣＢＬＫ１，ＤＢＬＫ１〜第ｎブロックＣＢＬＫｎ，
ＤＢＬＫｎにそれぞれ対応する第１記述子ＤＣＲＰ１〜
第ｎ記述子ＤＣＲＰｎを含み、各記述子には、バッファ
先頭アドレス、バッファ先頭アドレス、バッファ
転送語数及び次テーブル先頭アドレスを保持する領域が
設けられている。

【００２１】上記バッファ先頭アドレスは、それを含
む記述子に対応するプロトコル制御情報ブロックのスタ
ートアドレスを意味し、バッファ先頭アドレスは、そ
れを含む記述子に対応するデータブロックのスタートア
ドレスを意味する。例えば第１記述子ＤＣＲＰ１に書込
まれるバッファ先頭アドレスは、第１プロトコル制御
情報ブロックのスタートアドレスとされ、バッファ先
頭アドレスは、第１データブロックのスタートアドレス
とされる。バッファ転送語数は、それを含む記述子に
対応するブロックに格納されているブロックデータのバ
イト数を表す。例えば第１記述子ＤＣＲＰ１に書込まれ
る転送語数は第１データブロックＤＢＬＫ１に格納され
るブロックデータのバイト数とされる。次テーブル先頭
アドレスは、それを含む記述子に対応するパケットの次
のパケットに対応する記述子の先頭アドレスを示す。例
えば第１記述子ＤＣＲＰ１に書込まれる次テーブル先頭
アドレスは、第２データブロックＤＢＬＫ２に対応する
第２記述子ＤＣＲＰ２の先頭アドレスとされる。

【００２２】ＳＣＩコントローラ２によって受信された
パケットをＤＭＡコントローラ３によりプロトコル制御
情報バッファ１０及びデータバッファ１１にブロック転
送する場合には、図１に示されるように、ＤＭＡコント
ローラは所定の記述子に含まれるプロトコル制御情報バ
ッファのブロック先頭アドレスを示すバッファ先頭ア
ドレス及びバッファ先頭アドレスを読み込み（５
１）、プロトコル制御情報バッファに受信パケットの先
頭の所定バイト数のプロトコル制御情報を転送し（５
２）、受信パケットの残りのデータをデータバッファに
転送する（５３）。その後当該記述子にデータ転送語数
を書込み（５４）、次の受信パケットに備えて次転送制
御テーブル先頭アドレスを読み込む（５５）。

【００２３】図３には、本実施例システムが送信データ
のＤＭＡ転送との関連において示され、図４にはそれの
主要部が拡大されて示される。

【００２４】送信すべきプロトコル制御情報及びデータ
はホストプロセッサ５によって、プロトコル制御情報バ
ッファ１０及びデータバッファ１１に書込まれ、書込ま
れたデータが、ＤＭＡコントローラ３によってＳＣＩコ
ントローラ２にブロック転送する場合には、図３及び図
４に示されるように、ＤＭＡコントローラは所定の記述
子に含まれるプロトコル制御情報バッファのブロック先
頭アドレスを示すバッファ先頭アドレス及びバッファ
先頭アドレスを読み込み（６１）、プロトコル制御情
報バッファから所定バイト数のプロトコル制御情報をＳ
ＣＩコントローラに転送し（６２）、当該記述子に含ま
れているデータ転送語数を読出し（６３）、その語数分
のデータをデータバッファからＳＣＩコントローラに転
送する（６４）。ＳＣＩコントローラは転送されたプロ
トコル制御情報とデータをパケットとし、更にプロトコ
ル制御情報を加えてフレームとして送信する。その後、
次の送信パケットを転送するため次転送制御テーブル先
頭アドレスを読み込む（６５）。

【００２５】図５には、上記ＤＭＡコントローラ３の詳
細な構成例が示される。

【００２６】特に制限されないが、このＤＭＡコントロ
ーラ３は、ＤＭＡ転送のための各種制御信号のやり取り
を行うホスト制御部４２と、転送制御条件と転送制御情
報に従ってデータの境界を判定する判定手段や、その判
定結果に基づいてデータ転送先又はデータ転送元、及び
転送語数等を変化させてデータ転送を制御する転送制御
手段が機能的に形成される転送制御部４１と、上記転送
制御テーブル１２やプロトコル制御バッファ１０を利用
したブロックデータのＤＭＡ転送制御のための各種レジ
スタとを有する。

【００２７】図５において、２０はモードレジスタであ
り、このモードレジスタ２０は、ＳＣＩコントローラ２
が受信したパケットをバッファにＤＭＡ転送するモード
やホストプロセッサ５がプロトコル制御情報バッファ１
０及びデータバッファ１１に書込んだ送信すべきプロト
コル制御情報、並びにデータをＳＣＩコントローラ２に
ＤＭＡ転送する動作モードなどがホストプロセッサ５に
よって設定される。２１はコントロールレジスタ群であ
り、プロトコル制御情報とデータとの境界を指定した
り、上記プロトコル制御情報バッファ１０及びデータバ
ッファ１１や転送制御テーブル１２の領域を指定した
り、それらに含まれるブロックや記述子を順番に連鎖さ
せるために必要な情報などがホストプロセッサ５により
初期設定されるようになっており、そのためのレジスタ
として、転送制御テーブル先頭アドレスレジスタ２２、
１パケットごとのプロトコル制御情報のバイト数を設定
するバッファ長レジスタ２３、１パケットごとのデー
タバッファのバイト数を設定するバッファ長レジスタ
２４を含む。このコントロールレジスタ群２１に含まれ
るレジスタには、データ入出力バッファ３５を介して外
部からデータが与えられるが、その時のレジスタの選択
は、アドレス入出力バッファ３６を通して外部から与え
られるアドレス信号によって行われるようになってい
る。

【００２８】尚、データ入出力バッファ３５及びアドレ
ス入出力バッファ３６はホストプロセッサ５並びにＳＣ
Ｉコントローラ２の双方とインタフェースされるように
なっている。

【００２９】２６はワークレジスタ群であり、例えばプ
ロトコル制御情報バッファ１０のブロック先頭を示すバ
ッファ先頭アドレスレジスタ２７、データバッファ１
１のブロック先頭を示すバッファ先頭アドレスレジス
タ２８、ブロック毎のデータ転送語数をバイト単位で保
有するデータ転送語数カウントレジスタ２９を含む。そ
して、転送制御テーブル１２をアクセスするためのアド
レスは転送制御テーブルアドレスレジスタ３０が保有
し、また、プロトコル制御情報バッファ１０又はデータ
バッファ１１をアクセスするためのアドレスはバッファ
アドレスレジスタ３１が保有するようになっている。

【００３０】上記の構成において、コントロールレジス
タ群２１に含まれるレジスタがホストプロセッサ５によ
り初期設定されると、転送制御テーブル先頭アドレスレ
ジスタ２２に設定された転送制御テーブル１２の先頭ア
ドレスが転送制御テーブルアドレスレジスタ３０に内部
転送される。転送制御テーブル１２の第１記述子ＤＣＲ
Ｐ１に設定されたバッファ先頭アドレス及びバッファ
先頭アドレスが、バッファ先頭アドレスレジスタ２
７及びバッファ先頭アドレスレジスタ２８に読み込ま
れると共に、バッファ先頭アドレスであるプロトコル
制御情報バッファ１０の先頭アドレスがバッファアドレ
スレジスタ３１に内部転送され、バッファ長レジスタ
２３に設定されたプロトコル制御情報バイト数が、デー
タ転送語数カウントレシスタ２９に内部転送される。転
送制御テーブルアドレスレジスタ３０が保有するアドレ
スによって転送制御テーブル１２がアクセスされると、
当該レジスタのアドレスは、インクリメンタ・デクリメ
ンタ４０により次のメモリアドレスにインクリメントさ
れる。同様にバッファアドレスレジス３１が保有するア
ドレスによってプロトコル制御情報バッファ１０をアク
セスすると、当該レジスタのアドレスは、インクリメン
タ・デクリメンタ４０により次のメモリアドレスにイン
クリメントされる。そしてバッファがバイト単位でアク
セスされる毎にデータ転送語数カウントレジスタ２９の
値がインクリメンタ・デクリメンタ４０によりデクリメ
ントされる。このとき、当該レジスタの値が０にクリア
されると、転送制御部４１はバッファの切換え処理を行
う。

【００３１】上記バッファ切換え処理は、バッファ先
頭アドレスであるデータバッファ１１の先頭アドレスが
バッファアドレスレジスタ３１に内部転送され、データ
転送モードが送信データのＤＭＡ転送モードの場合に
は、当該処理が指示されたときの転送制御テーブルアド
レスレジスタ３０の保有するアドレスから転送語数が、
データ転送語数カウントレジスタ２９に読み込まれるよ
うになっている。これにより、プロトコル制御情報バッ
ファ１０からデータバッファ１１に切換えられる。

【００３２】バッファがデータバッファ１１に切換えら
れた後は、バッファアドレスレジスタ３１が保有するア
ドレスによってデータバッファ１１をアクセスすると、
当該レジスタのアドレスはインクリメンタ・デクリメン
タ４０により次のメモリアドレスにインクリメントされ
る。そしてデータバッファ１１が、バイト単位でアクセ
スされる毎に、データ転送語数カウントレジスタ２９の
値が、インクリメンタ・デクリメンタ４０によりインク
リメント又はデクリメントされる。インクリメントする
かデクリメントするかは、データ転送モードに従って決
定される。

【００３３】すなわち、受信データのＤＭＡ転送モード
の場合にはインクリメントされ、最終的に、一つのブロ
ックに転送されたブロックデータの転送語数を保有する
ことになる。このとき、当該レジスタが最終的に保有す
ることになるデータ転送語数は、一つのブロックに対す
るＤＭＡ転送が終了されたとき、そのブロックに対応す
る記述子に書込まれるようになっている。送信データの
ＤＭＡ転送モードの場合には、所定の記述子から読み込
んだ転送語数を初期値として順次デクリメントされる。
このとき当該レジスタの値が０にクリアされると、転送
制御部はブロックの切換え処理を行う。受信データのＤ
ＭＡ転送を行っている場合におけるブロック切換え処理
は、ＳＣＩコントローラ２が受信データのフレーム末尾
を検出することに連動して転送制御部４１に与えられ
る。

【００３４】上記ブロック切換え処理では、転送制御テ
ーブルアドレスレジスタ３０の値が次のテーブル先頭ア
ドレスに更新され、新しいブロックについてのＤＭＡ転
送が開始される。

【００３５】上記実施例によれば以下の作用効果を得る
ことができる。

【００３６】（１）ＤＭＡコントローラ３は、ＳＣＩコ
ントローラ２が受信した受信パケットのうち、先頭に含
まれるプロトコル制御情報をプロトコル制御情報バッフ
ァ１０に転送し、残りの受信データをデータバッファ１
１に転送することができるため、プロトコル制御情報及
び受信データをそれぞれ連続して該当バッファに格納す
ることができるため、受信バッファを効率良く使用する
ことができ、また、そのようにデータを区別して格納す
ることにより、情報の管理が容易になる。

【００３７】（２）上位プロセッサ５がデータ送信を要
求した場合、ＤＭＡコントローラ３はプロトコル制御情
報バッファ１０内の所定のプロトコル制御情報に続け
て、データバッファ１１内の対応する送信データブロッ
クをＳＣＩコントローラ２に転送することができるか
ら、プロトコル制御情報をまとめて保有することがで
き、また、送信データを連続して格納することができる
ため、情報の管理が容易になる。

【００３８】（３）上記（１），（２）の作用効果によ
り、データ処理効率を全体的に向上させることができ、
システムスループットを向上させることができる。

【００３９】（４）パケットデータの転送開始時に、プ
ロトコル制御情報のバイト長を示すバッファ長レジス
タ２３の内容をプロトコル制御情報のデータ転送語数カ
ウントレジスタ２９に内部転送し、プロトコル制御情報
バッファ１０がバイト単位でアクセスされる毎にデータ
転送語数カウントレジスタ２９の値をデクリメントし
て、当該レジスタの値が０にクリアされるとバッファの
切換え処理を行うようにすることにより、プロトコル制
御情報とデータとの切換えを簡易に実現することができ
る。

【００４０】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００４１】例えば、上記実施例ではメモリとＳＣＩコ
ントローラとの間でブロックデータをＤＭＡ転送する場
合について説明したが、本発明はそれに限定されず、メ
モリ間でのＤＭＡ転送にも適用することができる。ま
た、上記実施例では転送語数を境界判定条件としている
が、それに限定されず、特定データパターンを境界判定
条件としても良い。バッファ数についても上記実施例で
は２個としているが、複数のバッファに対する場合も同
様である。また、ＤＭＡコントローラ内部の各種レジス
タの構成は上記実施例に限定されず適宜変更することが
できる。また、転送制御テーブルをＤＭＡコントローラ
に内蔵させる場合には、当該テーブルを内外からそれぞ
れアクセス可能にしておけば良い。ＤＭＡコントローラ
とＳＣＩコントローラのような入出力回路とは、それぞ
れ別チップで構成することもできる。

【００４２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるシリア
ルデータのＤＭＡ転送制御に適用した場合について説明
したが、本発明はそれに限定されるものではなく、デー
タの転送制御を行う各種通信制御に適用することができ
る。

【００４３】本発明は、少なくとも複数種類のデータを
転送することを条件に適用することができる。

【００４４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４５】すなわち、複数種類のデータに対して、デ
ータブロックの境界を判定してデータを転送することに
より、データを種類毎に分割して保有することができ、
また、同一種類のデータを連続して格納することができ
るため、データ管理が容易になる。

【００４６】また、バッファ切換え時にプロセッサによ
るＤＭＡコントローラに対するデータ転送条件の再設定
を行わなくても済むようになり、切換え時間の短縮を図
ることができる。

【００４７】さらに上記効果により、複数種類のブロッ
クデータに対する転送効率を向上させることができると
共に、プロセッサの負担を軽減することができ、それに
よりシステムのスループットを向上させることができ
る。

【図面の簡単な説明】

【図１】図１は、本発明に一実施例に係るデータ転送制
御システムを受信データのＤＭＡ転送との関連において
示した構成ブロック図である。

【図２】図２は、図１における主要部の拡大図である。

【図３】図３は、本発明に一実施例に係るデータ転送制
御システムを送信データのＤＭＡ転送との関連において
示した構成ブロック図である。

【図４】図４は、図３における主要部の拡大図である。

【図５】図５は、上記実施例システムに含まれるＤＭＡ
コントローラの一例を示す構成ブロック図である。

【符号の説明】

１ 通信コントローラ ２ ＳＣＩコントローラ ３ ＤＭＡコントローラ ４ メインメモリ ５ ホストプロセッサ ６ システムバス １０ プロトコル制御情報バッファ １１ データバッファ １２ 転送制御テーブル ２０ モードレジスタ ２１ コントロールレジスタ群 ２２ 転送制御テーブル先頭アドレスレジスタ ２３ バッファ長レジスタ ２４ バッファ長レジスタ ２７ バッファ先頭アドレスレジスタ ２８ バッファ先頭アドレスレジスタ ２９ データ転送語数カウンタ ３０ 転送制御テーブルアドレスレジスタ ３１ バッファアドレスレジスタ ４０ インクリメンタ・デクリメンタ ４１ 転送制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データのＤＭＡ転送制御であって、デー
   タ転送元アドレス、データ転送先アドレス、転送語数を
   含むデータ転送制御情報に従ってデータの境界を判定
   し、それぞれのデータブロック毎に上記データ転送制御
   情報を保持するとともに、境界条件を満たす毎にデータ
   ブロックを更新し、更新されたデータバッファに対応す
   る転送元アドレスのバッファから転送先アドレスのバッ
   ファにＤＭＡ転送することを特徴とするデータ転送制御
   方式。
2. 【請求項２】 データのＤＭＡ転送制御を行うデータ制
   御装置において、データ転送元アドレス、データ転送先
   アドレス、転送語数を含むデータ転送制御情報を格納す
   る転送制御情報格納手段と、転送制御条件と転送制御情
   報に従ってデータの境界を判定する判定手段と、データ
   転送先又はデータ転送元、及び転送語数等を変化させて
   データ転送を制御する転送制御手段とを含むことを特徴
   とするデータ転送制御装置。
3. 【請求項３】 外部との間の通信インタフェースと、プ
   ロトコル制御データを保持するプロトコル制御データバ
   ッファと、送受信のためのデータバッファとを含み、イ
   ンタフェースと、上記プロトコル制御データバッファ及
   びデータバッファとの間に請求項２記載のデータ転送制
   御装置を設けて成る通信制御システム。