KR100214302B1 - 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법 - Google Patents

디. 에스.피용 디.엠.에이의 고속 데이타 처리방법 Download PDF

Info

Publication number
KR100214302B1
KR100214302B1 KR1019950067826A KR19950067826A KR100214302B1 KR 100214302 B1 KR100214302 B1 KR 100214302B1 KR 1019950067826 A KR1019950067826 A KR 1019950067826A KR 19950067826 A KR19950067826 A KR 19950067826A KR 100214302 B1 KR100214302 B1 KR 100214302B1
Authority
KR
South Korea
Prior art keywords
dsp
dma
internal memory
data
peripheral device
Prior art date
Application number
KR1019950067826A
Other languages
English (en)
Other versions
KR970049654A (ko
Inventor
신윤복
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950067826A priority Critical patent/KR100214302B1/ko
Publication of KR970049654A publication Critical patent/KR970049654A/ko
Application granted granted Critical
Publication of KR100214302B1 publication Critical patent/KR100214302B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
DMA를 통해 주변장치와 DSP간에 데이터 송수신이 이루어지는 시스템에서의 고속 데이터 처리방법에 관한 것이다.
[발명이 해결하고자 하는 기술적 과제]
DMA를 통해 주변장치와 DSP사이에 데이터 송수신 처리속도를 향상시킬 수 있는 방법을 제공함에 있다.
[발명의 해결방법의 요지]
임의의 주변장치로부터 데이터 송수신 요구신호가 수신되는 경우 그에 응답하여 상기 임의의 주변장치에 할당되어 있는 내부 메모리의 액세스 여부를 검색하고, 검색결과 할당되어 있는 내부 메모리의 액세스 동작이 없으면 다이렉트 액세스 메모리(DMA)내의 비사용 채널을 할당한 후 디지털 신호 프로세서(DSP) 코아의 스트로브신호의 상태를 검색한다. 상기 디지털 신호 프로세서(DSP) 코아의 스트로브신호가 비활성상태를 유지하는 동안 상기 할당된 내부 메모리의 버슬 액세스하여 패치된 데이터를 송수신함으로써 DSP의 데이터 처리속도를 향상시킬 수 있다.
[발명의 중요한 용도]
DSP와 DMA를 사용하는 통신시스템에 이용할 수 있다.

Description

디.에스.피용 디.엠.에이의 고속 데이터 처리방법
제1도는 본 발명에 따른 시스템 블럭구성도.
제2도는 제1도중 주변장치인 특정 CO-프로세서와 특정 내부메모리사이에 규정된 데이터 경로를 설명하기 위한 블록구성도.
제3도는 제2도중 채널1 제어부(30)의 상세 블록구성도.
제4도는 본 발명의 실시예에 따른 채널1 제어부(30)의 동작 타이밍도.
본 발명은 디지털 신호 프로세서(Digital Signal Processor:이하 DSP라함)와 DMA(Direct Memory Access)를 사용하는 시스템에 관한 것으로, 특히 DMA를 통해 주변장치와 DSP간의 데이터 송수신을 고속으로 처리할 수 있는 방법에 관한 것이다.
최근 통신단말기 시스템의 구현에 있어서 기저대신호(BaseBand Signal)의 프로세싱을 위해 DSP의 활용이 증대되고 있다. DSP의 활용이 증대되고 있는 이유는 복잡한 연산처리 및 데이터 변환 등을 DSP시스템으로 구현함으로서 용이하게 달성할 수 있기 때문이며, 또한 시스템의 업그레이드(Upgrade)에 있어서도 유연성(Flexibility)을 가질 수 있기 때문이다. 따라서 DSP의 연산처리속도 및 데이터 처리속도는 통신단말기 시스템 구현에 매우 중요한 요소로 평가되고 있다.
한편 DSP의 데이터 처리속도 향상을 위해 DSP와 함께 특별한 연산처리 기능을 갖는 주변장치를 사용하기도 하며 처리된 결과 데이터 혹은 처리할 데이터들을 주변기억장치들과 송,수신하기 위해 DMA를 사용하기도 한다. 그러나 종래 DSP와 DMA를 함께 사용하는 시스템에 있어서는 DSP의 내부 메모리버스(데이터, 어드레스)를 액세스할 경우, DSP 홀드(Hold)상태에서 DSP의 내부 버스를 DMA에 오픈(Open)해주어 DSP와 DMA가 동시에 내부버스를 사용하여 생기는 충돌을 방지하였다. 이는 결국 DSP의 데이터 처리속도를 감소시키는 요인이 되고 DSP의 데이터 처리속도 향상을 위해 더 빠른 데이터 처리속도를 갖는 DSP를 사용하는 경우에는 상대적으로 통신단말기 시스템 원가가 상승되는 결과를 초래하게 된다.
따라서 본 발명의 목적은 DMA를 통해 주변장치와 DSP사이에 데이터를 송수신하는 시스템에 있어서 데이터 송수신 처리속도를 향상시킬 수 있는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 DMA를 통해 주변장치와 DSP사이에 데이터를 송수신하는 시스템에 있어서 상기 DSP의 데이터 처리속도 저하없이 DSP 내부 메모리를 액세스할 수 있는 고속 처리방법을 제공함에 있다.
이하 첨부한 도면을 참조하여 본 발명의 동작예를 상세히 설명한다. 또한 도면들 중 동일한 구성 요소들은 가능한한 어느 곳에서든지 동일한 부호들을 나타내고 있음에 유의해야 하며 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하기로 한다.
제1도는 본 발명에 따른 시스템 블록구성도를 나타낸 것으로서 DSP(2)와 주변장치(4)가 DMA(20)를 통해 상호 연결되어 있다. 상기 DSP(2)는 프로그램 어드레스를 발생하며 외부로부터 각종 상태신호를 입력포트를 통해 입력받아 해당기능을 수행하는 DSP코아(10)와, 상기 DSP코아(10)를 기동하기 위한 프로그램과 데이터 연산결과 발생한 데이터들을 저장하는 내부메모리(14, 16, 18)와, 외부로부터 입력되는 각종 상태신호에 따라 DSP(2)의 내부 메모리 버스를 선택하는 버스선택부(12)로 구성된다.
한편 주변장치(4)는 특별한 연산처리 기능을 갖는 CO-프로세서(22, 24), 외부메모리(26), I/O(Input/Output)인터페이스(28)로 구성되어 DMA(20)에 연결되며 연산처리된 데이터를 DPS(2)와 송,수신한다. 이때 상기 주변장치(4)와 DSP(2)의 내부 메모리사이의 데이터 송,수신은 다음과 같이 이루어진다. 예를 들면 CO-프로세서1(22)은 내부메모리1(14)의 특정영역에 항상 데이터를 저장하고, CO-프로세서2(24)는 내부메모리2(16)의 특정영역으로부터 데이터를 리드하여 프로세싱하는 식으로 미리 정할 수가 있다. 이렇게 미리 정한 데이터 경로 및 특정 메모리의 사용영역을 제2도를 참조하여 설명하기로 한다.
제2도는 제1도중 주변장치(4)인 특정 CO-프로세서와 특정 내부메모리사이에 규정된 데이터 경로를 설명하기 위한 블록구성도를 나타낸 것이다. 제2도에서 DMA(20)의 각 채널(Channel)은 데이터 버스, DMA 채널을 요청하는 RQST신호 그리고 이를 허가하기 위한 허가(Acknowledge:이하 ACK라함)신호 그리고 데이터신호를 주고받기 위한 스트로브(Strobe:이하 STR이라함)신호등을 기본으로 할당하고 있다. DMA(20) 내부적으로는 각 채널별로 제어부(30-36)가 할당되어 있으며, 각 채널의 제어부(30-36)는 미리 정해진 데이터 경로에 따라 송수신방향 및 소오스(Source), 데스티네이션(Destination) 어드레스가 정해져 있다. 각 채널 제어부(30-36)는 DSP코아(10)로부터 발생되는 DSP버스 STR를 수신하여 DSP(2)와 DNA(20)가 동시에 동일 메모리를 액세스하는 것을 방지하기 위해 사용된다. 공통 제어부(38)는 주변장치(4)가 DSP(2)의 내부메모리를 동시에 액세스하고자 할 경우 미리 정해진 우선 순위에 따른 채널 제어부를 선택 제어한다. 즉 제2도에서 CO-프로세서1(22)은 채널1 제어부(30) 및 버스선택부(12)를 통해 내부 메모리1(14)에 데이터를 저장하며, CO-프로세서2(24)는 채널2 제어부(32) 및 버스선택부(12)를 통해 내부 메모리2(16)로부터 데이터를 리드한다.
이하 CO-프로세서1(22)과 내부메모리1(14) 사이에서 데이터를 송수하는 채널1 제어부(30)의 동작을 제3도를 참조하여 설명하기로 한다
제3도는 제2도중 채널1 제어부(30)의 상세 블록구성도를 나타낸 것으로서, 상기 채널1 제어부(30)는 공통제어부(38)로부터 입력되는 그랜트(GRANT)신호에 의해 인에이블되어 CO-프로세서1(22)와 DSP코아(10)로부터 입력되는 신호에 따라 버퍼(44, 46) 및 리드/라이트 제어부(Read/Write Control:이하 R/W CONT1이라함)(48)를 제어하는 제어부(42)와, 상기 제어부(42)로부터 입력되는 인에이블(EN)신호에 의해 CO-프로세서1(22)의 연산데이터를 페치(fetch)하여 저장하는 버퍼(44, 46)와, 상기 제어부(42)의 제어하에 어드레서 AD 및 리드(RD)/라이트(WR)신호를 발생하여 내부메모리1(14)로 출력하는 R/W CONT1(48)으로 구성된다.
제4도는 본 발명의 실시예에 따른 채널1 제어부(30)의 동작 타이밍도를 나타낸 것으로, 이하 제3도 및 제4도를 참조하여 상술한 구성을 갖는 채널1 제어부(30)의 데이터 송수신 과정을 설명하기로 한다.
우선 CO-프로세서1(22)로부터 발생되는 RQST1신호가 액티브상태로 출력되는 경우, 상기 액티브상태의 RQST1신호는 채널1 제어부(30)의 제어부(42) 및 공통 제어부(38)에 동시 인가된다. 이때 공통 제어부(38)는 현재의 DMA(2) 채널 사용상태를 나타내는 DMA(20) 상태 레지스터를 스캔(Scan)하여 현재 RQST1신호를 받아들일지를 결정한다. 현재 내부메모리1(14)을 액세스하는 DMA동작이 없으면 공통 제어부(38)는 단자(Grant)를 통해 액티브상태의 그랜트신호 GRANT를 제어부(42)로 출력한다. 한편 액티브상태의 RQST1신호 수신후 공통 제어부(38)로부터 액티브상태의 그랜트신호 GRANT가 수신되면(즉 채널사용이 허락되면), 제어부(42)는 제4도에 도시된 바와 같이 CO-프로세서1(22)를 액티브상태의 스트로브신호 STR을 출력함으로서 CO-프로세서1(22)의 연산처리된 데이터를 페치하여 버퍼(44)에 저장시키게 된다. 이와 동시에 제어부(42)는 활성화상태의 그랜트신호 GRANT수신시 미리 규정된 내부메모리(14)영역의 초기 액세스 어드레스 AD를 R/W CONT1(48)에 세트시킨다. 한편 제어부(42)는 DSP코아(10)로부터 입력되는 DSP STR신호가 비활성 상태인가를 검색한다. 만약 DSP STR신호가 비활성 상태이면(즉 DSP 코아(10)가 내부메모리(14)의 버스를 액세스하고 있지 않으면), 제어부(42)는 버퍼(44, 46)와 R/W CONT1(48)의 출력을 인에이블시킴으로서 데이터 버스 DAT에 데이터를 릴리스(Release)하는 동시에 어드레스 버스 AD에 프리셋된 어드레스를 출력한다. 그리고 제어부(42)는 CO-프로세서1(22)과 내부메모리1(14)사이의 DMA 경로 선택을 위한 버스선택신호(BUS SEL)를 활성화시킨후 상기 버퍼(46)로부터 출력되는 데이터가 내부메모리1(14)에 저장되도록 라이트 스트로브신호 WD를 활성화시킨다. 따라서 DSP코아(10)의 인터럽트 혹은 홀드없이 주변장치인 CO-프로세서1(22)의 연산처리된 데이터를 DSP(2) 내부메모리1(14)에 저장할 수 있다.
한편 상기 CO-프로세서1(22)의 연산처리된 데이터를 내부메모리1(14)에 저장하던 중에 상기 DSP STR신호가 액티브상태로 반전되면 제어부(42)는 DSP코아(10)가 내부 메모리를 액세스할 수 있도록 버스선택신호를 출력한다. 이러한 경우 CO-프로세서1(22)로부터 패치된 데이터는 버퍼(44, 46)에 저장되고, 이후 DSP STR신호가 비활성상태로 반전될 경우 다시 내부메모리1(14)에 라이트된다.
상술한 바와 같이 본 발명은 DSP와 DMA를 사용하는 시스템에 있어서 데이터를 상기 DMA를 통해 송수신하는 경우 DSP의 홀드(Hold)나 인터럽트(Interrupt)없이 데이터를 송수신함으로서 DSP의 데이터 처리 속도를 향상시킬 수 있는 잇점이 있다.

Claims (2)

  1. 내부 메모리들을 구비하는 디지털 신호 프로세서(DSP)와, 상기 내부 메모리들과 주변장치간에 다이렉트 메모리 액세스(DMA)를 통해 데이터를 송수신하는 시스템에서의 고속 데이터 처리방법에 있어서, 상기 임의의 주변장치로부터 데이터 송수신 요구신호가 수신되는 경우, 그에 응답하여 상기 임의의 주변장치에 할당되어 있는 내부 메모리의 액세스 여부를 검색하는 제1단계와, 상기 검사결과 할당되어 있는 내부 메모리의 액세스 동작이 없으면 상기 다이렉트 액세스 메모리(DMA)내의 비사용 채널을 할당하고 상기 디지털 신호 프로세서(DSP) 코아의 스트로브신호의 상태를 검색하는 제2단계와, 상기 디지털 신호 프로세서(DSP) 코아의 스트로브신호가 비활성상태를 유지하는 동안 상기 할당된 내부 메모리의 버스를 액세스하여 패치된 데이터를 송수신하는 제3단계로 이루어짐을 특징으로 하는 고속 데이터 처리방법.
  2. 제1항에 있어서, 상기 디지털 신호 프로세서(DSP)코아의 스트로브신호가 액티브상태로 반전되면 상기 디지털 신호 프로세서(DSP) 코아로 내부 메모리의 버스 액세스 권한을 부여함을 특징으로 하는 고속 데이터 처리방법.
KR1019950067826A 1995-12-30 1995-12-30 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법 KR100214302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067826A KR100214302B1 (ko) 1995-12-30 1995-12-30 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067826A KR100214302B1 (ko) 1995-12-30 1995-12-30 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법

Publications (2)

Publication Number Publication Date
KR970049654A KR970049654A (ko) 1997-07-29
KR100214302B1 true KR100214302B1 (ko) 1999-08-02

Family

ID=19447906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067826A KR100214302B1 (ko) 1995-12-30 1995-12-30 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법

Country Status (1)

Country Link
KR (1) KR100214302B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655544B1 (ko) 2005-01-11 2006-12-08 엘지전자 주식회사 멀티미디어 이동 단말기의 외장 메모리 처리방법 및 그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655544B1 (ko) 2005-01-11 2006-12-08 엘지전자 주식회사 멀티미디어 이동 단말기의 외장 메모리 처리방법 및 그 장치

Also Published As

Publication number Publication date
KR970049654A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US4419728A (en) Channel interface circuit providing virtual channel number translation and direct memory access
US4737932A (en) Processor
US20040107265A1 (en) Shared memory data transfer apparatus
JPH01263760A (ja) コプロセツサのデータ転送制御方法およびその回路
KR100630071B1 (ko) 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치
EP0860780A2 (en) Bus control system in a multi-processor system
EP0473059B1 (en) Communication control system
KR100214302B1 (ko) 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법
US5588120A (en) Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller
KR20040045446A (ko) 버스트 모드를 지원하는 외부 메모리가 있는 인터페이싱프로세서
JP2002024007A (ja) プロセッサシステム
US7107374B1 (en) Method for bus mastering for devices resident in configurable system logic
KR19990055450A (ko) 듀얼포트 메모리를 사용하는 프로세서의 인터페이스 장치
CN116974963B (zh) 一种访问存储器的装置及其方法、芯片、存储介质
KR100294639B1 (ko) 다중억세스캐쉬장치
EP1193605B1 (en) Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit
KR20000026338A (ko) Arm 중앙처리장치를 내장한 마이크로 컨트롤러의 버스제어방법
JP2664208B2 (ja) ダイレクトメモリアクセス制御装置ならびにダイレクトメモリアクセス制御方法
KR100290092B1 (ko) 지연 응답신호 처리 입출력 버스 인터페이스 장치
JP2971006B2 (ja) シリアル通信方法およびシリアル通信コントローラ
KR100365344B1 (ko) 네트워크 억세스 시스템의 데이터 처리장치 및 그 방법
JP2000347988A (ja) Ｄｍａ制御方式
JPH02186462A (ja) バス転送制御装置
JPH064464A (ja) 周辺装置アクセス装置
JP2000047930A (ja) データ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee