KR100365344B1 - 네트워크 억세스 시스템의 데이터 처리장치 및 그 방법 - Google Patents

네트워크 억세스 시스템의 데이터 처리장치 및 그 방법 Download PDF

Info

Publication number
KR100365344B1
KR100365344B1 KR1019950067831A KR19950067831A KR100365344B1 KR 100365344 B1 KR100365344 B1 KR 100365344B1 KR 1019950067831 A KR1019950067831 A KR 1019950067831A KR 19950067831 A KR19950067831 A KR 19950067831A KR 100365344 B1 KR100365344 B1 KR 100365344B1
Authority
KR
South Korea
Prior art keywords
data
receiving
address
stored
received
Prior art date
Application number
KR1019950067831A
Other languages
English (en)
Other versions
KR970049722A (ko
Inventor
손병철
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019950067831A priority Critical patent/KR100365344B1/ko
Publication of KR970049722A publication Critical patent/KR970049722A/ko
Application granted granted Critical
Publication of KR100365344B1 publication Critical patent/KR100365344B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야:
네트워크 억세스 시스템의 데이터 처리에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
네트워크로부터 수신되는 데이터를 수신버퍼의 주소를 공통메모리의 주소로 갱신하여 수신한 뒤 이를 처리한다.
3. 발명의 해결방법의 요지:
네트워크로부터 데이터가 수신되면 수신버퍼로 저장하는 과정과; 상기 수신된 데이터가 저장된 수신버퍼의 영역에 대한 주소, 상태, 크기, 메세지 길이를 저장하는 과정과: 상기 수신된 데이터가 저장되어 있는 수신버퍼의 주소를 공통메모리의 주소로 변환하는 과정과: 상기 공통메모리의 주소에 저장되어 있는 데이터를 처리하는 과정으로 해결한다.
4. 발명의 중요한 용도:
네트워크 억세스 시스템

Description

네트워크 억세스 시스템의 데이터 처리장치 및 그 방법
본 발명은 네트워크 억세스 시스템(Network Access System)의 데이터 처리장치 및 그 방법에 관한 것으로, 륵히 네트워크로부터 수신되는 데이터를 수신버퍼의 주소를 공통메모리의 주소로 갱신하여 수신한 뒤 이를 처리하는 장치 및 그 방법에 관한 것이다.
제1도는 종래 네트워크 억세스 시스템에서 데이터 처리장치를 나타내는 구성도이다.
데이터 수신부210은 이더넷(Ethernet)으로부터 데이터를 수신하며, 수신디스크립터링과 초기화블럭등 수신데이터에 대한 제어정보를 저장하는 수신데이터 제어메모리211과 상기 수신데이터를 저장하는 수신버퍼212로 이루어진다.
데이터 처리부220은 상기 수신데이터를 처리해석하고, 상기 수신데이터를 저장하는 공통메모리221로 이루어진다.
제어부230은 상기 공통메모리221의 할당, 해제등을 관리하고, 상기 수신데이터 제어메모리211의 초기화 및 데이터수신부210과 데이터 처리부 220을 제어한다.
상기한 데이터 수신부210에서 수신데이터 제어메모리211과 수신버퍼 212의 관계가 제2도에 나타나 있다.
제2도를 참조하면, 수신버퍼212는 수신데이터를 저장하고, 수신디스크립터 링103은 상기 수신버퍼212에 대한 제어정보들을 저장하고 있다. 초기화 블럭102는 상기 수신디스크립터 링103에 대한 포인터와 상기 수신 디스크립터 링103의 엔트리 갯수등의 정보를 저장하고 있다. 그리고 LANCE CSR 레지스터101은 상기 초기화 블럭102의 수신디스크립터 링103에 대한 포인터값을 갖는다.
제3도는 제1도에서 수행되는 데이터 처리방법을 나타내는 흐름도이다.
제어부230은 302과정에서 이더넷으로부터 데이터를 수신할 수 있도록 데이터 수신부210의 LANCE CSR 레지스터101, 초기화 블럭102, 수신디스크립터 링103 및 수신버퍼212를 초기화한다. 이후 상기 데이터 수신부210에서 초기화가 완료되었음을 나타내는 신호가 입력되면 304과정으로 전이하여 상기 수신버퍼212에 이더넷으로부터 데이터가 수신되었는가를 체크한다. 체크결과, 데이터가 수신버퍼212로 수신되었으면 306과정으로 전이한 뒤, 제어부230은 LANCE CSR 레지스터101을 제어하여 초기화블럭102의 수신디스크립터 링 포인터값을 지정하고, 상기 지정된 수신디스크립터 포인터에 상기 수신된 데이터에 대한 제어정보를 저장한다. 상기 제어정보에는 상기 수신된 데이터가 저장되어 있는 수신버퍼212의 주소, 상태, 크기, 메세지 길이등이 있다. 이후 다음 데이터의 수신을 위해 수신디스크립터 링의 포인터값을 증가한다. 이후 제어부230은 308과정으로 전이하여 공통메모리221중 한 블럭을 지정하고 상기 수신된 데이터를 상기 공통메모리221의 한 율럭에 복사한다. 이후 312과정으로 전이하여 상기 수신된 데이터를 상기 데이터 처리부220으로 전송하여 처리되어지록 제어한다. 여기에서 상기 수신버퍼212에 저장된 수신데이터를 상기 데이터 처리부220으로 직적 전송하여 처리하지 않고 상기 공통메모리221에 저장한 뒤 처리하는 이유는 다음과 같다.
상기 데이터 처리부220이 데이터를 처리하는 도중에 네트워크로부터 데이터가 폭주하는 경우에 이를 수신하면 상기 처리중인 데이터를 덮어쓰는 문제점이 발생하기 때문이다.
그런데, 수신버퍼212에 저장된 데이터를 다시 공통메모리221에 복사된 후 데이터 처리부220에서 처리됨으로써, 데이터의 처리속도가 낮아지고 전체 시스템의 성능이 저하되는 문제점이 발생한다.
따라서 본 발명의 목적은 네트워크로부터 수신되는 데이터를 수신버퍼의 주소를 공통메모리의 주소로 갱신하여 수신한 뒤 이를 처리하는 장치 및 그 방법을 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명은 네트워크와 데이터를 억세스 하는 시스템의 데이터 처리장치에 있어서:
상기 네트워크로부터 데이터를 수신하는 수단과; 공통메모리와 수신 버퍼를 구비하며, 상기 네트워크로부터 수신되는 데이터를 상기 수신버퍼로 저장하고, 상기 수신된 데이터를 처리시 상기 수신된 데이터가 저장되어 있는 수신버퍼의 주소를 상기 공통메모리의 주소로 하는 메모리수단과; 상기 수신된 데이터가 저장된 수신버퍼에 대한 제어정보를 가지고 있는 수단과; 상기 수신되는 데이터를 처리하는 데이터 처리수단과; 상기 네트워크로 부터 수신된 데이터를 상기 데이터 처리수단이 처리하는데 필요한 전반적인 동작을 제어하는 수단으로 이루어짐을 특징으로 한다.
네트워크와 데이터를 억세스 하는 시스템의 데이터 처리방법에 있어서:
상기 네트워크로부터 데이터가 수신되면 수신버퍼로 저장하는 과정과; 상기 수신된 데이터가 저장된 수신버퍼의 영역에 대한 주소, 상태, 크기, 메세지 길이를저장하는 과정과; 상기 수신된 데이터가 저장되어 있는 수신버퍼의 주소를 공통메모리의 주소로 변환하는 과정과; 상기 공통메모리의 주소에 저장되어 있는 데이터를 처리하는 과정으로 이루어짐을 특징으로 한다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면을 참조하여 설명될 것이다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돌기 위해서 제공된 것일 뿐 이러한 특정사항등 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으며, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려쳐야 함은 당연한 사실이다.
제4도는 본 발명에 따른 네트워크 억세스 시스템의 데이터 처리장치를 나타내는 구성도이다.
제1도에 도시된 종래 네트워크 억세스 시스템의 데이터 처리장치의 인용부호210, 211, 220, 230에 해당하는 구성과 동작은 동일하다. 그리고 메모리부240은 공통메모리영역과 수신버퍼영역으로 나뉘어지고, 공통메모리영역이 수신버퍼영역보다 크다.
제5도는 본 발명에 따른 네트워크 억세스 시스템의 데이터 처리방법을 나타내는 흐름도이다.
제어부230은 502과정에서 LANCE CSR레지스터101, 초기화 블럭102, 수신디스크립터 링103을 초기화하고, 메모리부240을 N개의 공통메모리영역으로 하고, M개의 수신버퍼영역으로 한다. 여기서 N,M은 자연수이고 N>M이다. 이후 504과정으로 전이하여 네트워크로 부터 데이터가 수신되면 506과정으로 전이하여 이를 수신버퍼영역에 저장한 뒤, 상기 수신데이터가 저장된 수신버퍼영역에 대한 주소, 상태, 크기, 메세지 길이를 지정된 수신디스크립터 링103에 저장한다. 그리고 다음 데이터의 수신을 위하여 수신디스크립터 링103에 대한 포인터를 증가한다. 예를들어 상기 지정된 포인터가 A이고, 다음 데이터의 수신을 위해 지정된 포인터가 B일 경우에 상기 포이터 A가 상기 수신디스크립터 링103의 마지막 엔트리이면 상기 포인터 B는 수신디스크립터 걸103의 첫번째 엔트리를 가리킨다.
이후, 508과정으로 전이하여 제어부230은 메모리부240의 공통메모리중 사용되지 않고 있는 메모리 영역을 할당한다. 그리고 510과정으로 전이하여 상기 수신디스크립터 링130의 A에 저장되어 있는 수신버퍼영역에 대한 주소를 읽어 들인후 데이터 처리부220으로 전송한다. 512과정으로 전이하여 상기 할당받은 메모리영역에 상기 수신디스크립터 링103 A의 수신버퍼영역에 대한 저장된 저장한다. 이후 상기 데이터 처리부220은 상기 수신된 데이터를 처리한다.
상술한 바와 같이 본 발명은 네트워크로부터 수신된 데이터를 수신버퍼의 주소를 공통메모리의 주소로 갱신하여 수신한 뒤 이를 처리함으로써 데이터의 처리속도가 낮아지고 전체 시스템의 성능이 저하되는 문제점이 해결되는 잇점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
제1도는 종래 네트워크 억세스 시스템의 데이터 처리장치를 나타내는 구성도.
제2도는 제1도에 도시된 수신데이터 제어메모리와 수신버퍼와의 관계를 상세히 나타내는 도면.
제3도는 종래 네트워크 억세스 시스템에서 데이터 처리방법을 나타내는 흐름도.
제4도는 본 발명에 따른 네트워크 억세스 시스템의 데이터 처리장치를 나타내는 구성도.
제5도는 본 발명에 따른 네트워크 억세스 시스템에서 데이터 처리방법을 나타내는 흐름도.
도면의 주요부분에 대한 부호의 설명
210 : 데이터 수신부 211 : 수신데이터 제어메모리
220 : 데이터 처리부 230 : 제어부
240 : 메모리부

Claims (2)

  1. 네트워크와 데이터를 억세스 하는 시스템의 데이터 처리장치에 있어서;
    상기 네트워크로부터 데이터를 수신하는 수단과;
    공통메모리와 수신버퍼를 구비하며, 상기 네트워크로부터 수신되는 데이터를 상기 수신버퍼로 저장하고, 상기 수신된 데이터를 처리시 상기 수신된 데이터가 저장되어 있는 수신버퍼의 주소를 상기 공통메모리의 주소로 하는 메모리수단과;
    상기 수신된 데이터가 저장된 수신버퍼에 대한 제어정보를 가지고 있는 수단과;
    상기 수신되는 데이터를 처리하는 데이터 처리수단과;
    상기 네트워크로 부터 수신된 데이터를 상기 데이터 처리수단이 처리하는데 필요한 전반적인 동작을 제어하는 수단으로 이루어짐을 특징으로 하는 데이터 처리장치.
  2. 네트워크와 데이터를 억세스 하는 시스템의 데이터 처리방법에 있어서:
    상기 녜트워크로부터 데이터가 수신되면 순신버퍼로 저장하는 과정과:
    상기 수신된 데이터가 저장된 수신버퍼의 영역에 대한 주소, 상태, 크기, 메세지 길이를 저장하는 과정과:
    상기 수신된 데이터가 저장되어 있는 수신버퍼의 주소를 공통메모리의 주소로 변환하는 과정과;
    상기 공통메모리의 주소에 저장되어 있는 데이터를 처리하는 과정으로 이루어짐을 특징으로 하는 데이터 처리방법.
KR1019950067831A 1995-12-30 1995-12-30 네트워크 억세스 시스템의 데이터 처리장치 및 그 방법 KR100365344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067831A KR100365344B1 (ko) 1995-12-30 1995-12-30 네트워크 억세스 시스템의 데이터 처리장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067831A KR100365344B1 (ko) 1995-12-30 1995-12-30 네트워크 억세스 시스템의 데이터 처리장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970049722A KR970049722A (ko) 1997-07-29
KR100365344B1 true KR100365344B1 (ko) 2003-03-06

Family

ID=37491022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067831A KR100365344B1 (ko) 1995-12-30 1995-12-30 네트워크 억세스 시스템의 데이터 처리장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100365344B1 (ko)

Also Published As

Publication number Publication date
KR970049722A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US7287101B2 (en) Direct memory access using memory descriptor list
US5526508A (en) Cache line replacing system for simultaneously storing data into read and write buffers having multiplexer which controls by counter value for bypassing read buffer
US20070255872A1 (en) Bus system and semiconductor integrated circuit
JPH03127147A (ja) 情報処理システム
US11409679B2 (en) System component and use of a system component
US6415365B1 (en) Write buffer for use in a data processing apparatus
KR100365344B1 (ko) 네트워크 억세스 시스템의 데이터 처리장치 및 그 방법
EP0789302A1 (en) Communication network end station and adaptor card
US6138188A (en) Buffer management device and method for improving buffer usage and access performance in data processing system
JPH08161254A (ja) 情報処理システムおよびそのバス調停方式
US5889948A (en) Apparatus and method for inserting an address in a data stream through a FIFO buffer
KR20040045446A (ko) 버스트 모드를 지원하는 외부 메모리가 있는 인터페이싱프로세서
KR100207662B1 (ko) 고수준 데이터 통신제어 통신 장치
AU624745B2 (en) Packet/fast packet switch for voice and data
US7714871B2 (en) System and method for controlling display of mobile terminal
KR100214302B1 (ko) 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법
JPH04246744A (ja) 裁定回路
JPH0721121A (ja) 通信制御lsi
KR100690597B1 (ko) 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법
KR100236330B1 (ko) 피씨아이(PCI) 슬레이브(Slave) 어드레스 스테핑(Spepping)장치
JPH06149703A (ja) メッセージ転送制御装置
KR830000264B1 (ko) 데이터 송수신 제어장치
KR100265056B1 (ko) 프로세서와직렬입/출력제어기간의인터페이스장치및그방법
JP2003150534A (ja) チェインブロック転送方法及び通信制御装置
JP2000122968A (ja) 入出力キャッシュメモリ及びその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061117

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee