KR100690597B1 - 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법 - Google Patents

이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법 Download PDF

Info

Publication number
KR100690597B1
KR100690597B1 KR1020000003943A KR20000003943A KR100690597B1 KR 100690597 B1 KR100690597 B1 KR 100690597B1 KR 1020000003943 A KR1020000003943 A KR 1020000003943A KR 20000003943 A KR20000003943 A KR 20000003943A KR 100690597 B1 KR100690597 B1 KR 100690597B1
Authority
KR
South Korea
Prior art keywords
memory access
direct memory
processing unit
central processing
transfer
Prior art date
Application number
KR1020000003943A
Other languages
English (en)
Other versions
KR20010076664A (ko
Inventor
이강원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000003943A priority Critical patent/KR100690597B1/ko
Publication of KR20010076664A publication Critical patent/KR20010076664A/ko
Application granted granted Critical
Publication of KR100690597B1 publication Critical patent/KR100690597B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 이중모드 직접메모리접근을 지원하는 중앙처리장치를 이용한 단일모드 직접메모리접근 구현 방법에 관한 것으로, 종래 기술에 있어서 이중모드 직접메모리접근 제어기를 이용하여 이중모드 직접메모리접근 전송을 수행할 경우 발생하는 읽기/쓰기의 타이밍을 전적으로 중앙처리장치의 레지스터에 미리 설정된 타이밍에 의존함으로써, 중앙처리장치의 억세스 타이밍이 느린 외부장치의 경우 직접메모리접근에 의한 전송속도가 감소함과 아울러 직접메모리접근 전송 중에도 칩선택신호가 발생하므로 비동기식 인터페이스만을 제공하는 외부장치는 동기를 위한 별도의 회로가 필요하게 되어 전체 시스템 제작비용이 상승하는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 단일모드 직접메모리접근 전송을 지원하는 외부 장치의 직접메모리접근 요구신호가 있는지 여부를 확인하는 제 1단계와; 상기 제 1단계에서 직접메모리접근 요구신호가 있을 경우 중앙처리장치 내에 시스템이 사용하지 않는 뱅크 중에 하나를 가상 뱅크로 할당한 다음, 그 할당한 가상 뱅크에 억세스시간이 최소가 되도록 소정의 값으로 제어 레지스터를 설정하여 직접메모리접근 전송을 수행하는 제2단계로 이루어진 방법을 제공하여, 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용하여 단일모드 직접메모리접근 전송을 지원하는 외부장치와 데이터를 송/수신할 경우, 중앙처리장치 혹은 직접메모리접근 제어기가 접근할 때로 구분하여 중앙처리장치의 뱅크를 지정함으로써, 직접메모리접근 제어기가 접근할 경우에는 최소의 쓰기 주기로 끝나게 되고, 이에 따라 중앙처리장치의 억세스 속도에 관계없이 일정한 속도로 직접메모리접근 전송을 구현하여 데이터 전송의 속도를 향상함과 아울러 직접메모리접근 전송을 수행하는 중에는 칩선택신호를 출력하지 않아 비동기식 인터페이스를 위해 중앙처리장치의 억세스 모드와 직접메모리접근 전송을 위한 모드를 구별하기 위해 별도의 회로를 구현하지 않아도 되므로 전체 시스템의 제작비용을 절감하는 효과가 있다.

Description

이중모드 직접메모리접근을 지원하는 중앙처리장치를 이용한 단일모드 직접메모리접근 구현 방법{SINGLE MODE DIRECT MEMORY ACCESS APPLICATION METHOD USING CPU APPLYING DUAL MODE DIRECT MEMORY ACCESS}
도1은 종래 단일모드 직접메모리접근 전송에서의 각 신호의 타이밍도.
도2는 종래 이중모드 직접메모리접근 전송에서의 각 신호의 타이밍도.
도3은 중앙처리장치의 롬/에스램(ROM/SRAM) 뱅크를 통해 외부장치에 쓰기를 수행할 경우 각 신호의 타이밍도.
도4는 중앙처리장치의 외부 뱅크를 통해 비동기식(Asynchronous) 외부장치로 쓰기를 수행할 경우 각 신호의 타이밍도.
도5는 본 발명 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용한 단일모드 직접메모리접근 구현 방법의 동작을 보인 상태도.
도6은 도5에서, 본 발명의 각 단계를 수행하기 위한 일실시예의 구성을 보인 블록도.
도7은 직접메모리접근 전송을 수행하는 중에 발생하는 각 신호의 타이밍도.
도8은 도6에서, 일실시예가 적용된 디지털티브이의 구성을 보인 블록도.
***도면의 주요 부분에 대한 부호의 설명***
1 : 디램 2 : 메모리제어기
3 : 직접메모리접근 제어기 4 : 비디오 디스플레이 처리기(VDP)
본 발명은 단일모드 직접메모리접근(DMA:Direct Memory Access) 방법에 관한 것으로, 특히 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용하여 단일모드 직접메모리접근 전송을 지원하는 외부장치와 데이터를 송/수신할 경우, 중앙처리장치 혹은 직접메모리접근 제어기가 접근할 때로 구분하여 중앙처리장치의 뱅크를 지정하는 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용한 단일모드 직접메모리접근 구현 방법에 관한 것이다.
빠른 속도의 데이터 전송을 필요로 하는 시스템에서는 데이터 전송 중 호스트의 간섭을 배제하는 직접메모리접근(DMA:Direct Memory Access) 제어기를 사용한다.
특히, 그래픽 사용자 인터페이스(GUI:Graphic User Interface)를 채택한 시스템에서는 사용자의 입력에 즉각적으로 대응해야 하기 때문에 방대한 양의 데이터를 출력장치에 실시간으로 전송하는 장치가 필수적이다.
그리고, 사용자의 입력에 신속하게 대응해야 하는 시스템의 특성상, 그래픽 사용자 인터페이스의 품질이 향상될수록 전송해야 할 그래픽 데이터가 급격히 증가함에 따라 직접메모리접근 제어기를 사용한 데이터의 전송속도는 전체 시스템의 품질을 결정하는 중요한 요소이다.
직접메모리접근 제어기는 동작 방식에 따라 단일모드(Single Mode)와 이중모드 (Dual Mode)로 나눌 수 있다.
단일모드 직접메모리접근 제어기는 별도의 어드레스를 생성할 필요가 없는 입/출력장치와 주메모리 사이의 데이터 전송에 사용된다.
도1의 (b) 내지 (d)와 같이 입/출력장치에서 출력된 직접메모리접근 요구신호 (nXDREQ)에 대해 직접메모리접근 제어기는 직접메모리접근 승인신호(nXDACK)를 액티브시켜 메모리와 상기 입/출력장치 사이에 데이터의 읽기/쓰기가 이루어지게 하며, 이 경우 데이터가 직접메모리접근 제어기의 레지스터에 임시로 저장되지 않고 곧바로 전송되므로 속도가 빠르다.
한편, 이중모드 직접메모리접근 제어기는 데이터 전송이 일어나는 소스(source)와 타게트(target)의 어드레스가 함께 변하는 것으로 메모리와 메모리 사이의 데이터 전송에 사용된다.
도2의 (b) 내지 (d)와 같이 일측 메모리에서 출력된 직접메모리접근 요구신호 (nXDREQ)에 대해 이중모드 직접메모리접근 제어기는 타측 메모리의 데이터를 데이터 버스 상에 출력한 다음 직접메모리접근 승인신호(nXDACK)를 액티브시키는데, 그러면 그 데이터는 직접메모리접근 제어기의 레지스터에 저장되었다가 전송되므로 상대적으로 속도가 느리며, 상기 이중모드 직접메모리접근 제어기는 소스의 시작 어드레스와 타게트의 시작 어드레스, 그리고 직접메모리접근의 전송회수를 지정해서 동작시킨다.
한편, 대부분의 중앙처리장치는 특정한 내부 장치에 대해서만 단일모드 직접메모리접근장치를 지원하고, 그 외 외부장치에 대해서는 이중모드 직접메모리접근장치만을 지원하는데, 그래픽 사용자 인터페이스(GUI)를 위한 그래픽처리기는 외부에 위치하 므로, 디램(DRAM)의 그래픽 데이터를 얼마나 빠르게 외부 그래픽처리기로 전송하느냐가 중요하게 된다.
그리고, 일반적으로 중앙처리장치는 외부장치를 연결할 수 있도록 어드레스 공간을 변화시킬 수 있는 롬/에스램(ROM/SRAM) 뱅크와 외부 뱅크를 갖고 있으며, 이 중 일부의 뱅크에 대해서는 비동기식 인터페이스(Asynchronous Interface)를 지원한다.
즉, 중앙처리장치의 롬/에스램(ROM/SRAM) 뱅크를 통해 외부장치에 쓰기를 수행할 경우 도3의 (b) 내지 (e)와 같이 어드레스신호(Address)에 따라 메모리선택신호 (nRCS)가 액티브되면, 바이트쓰기 인에이블신호(nWBE)를 액티브로 하여 소정 바이트(byte) 크기의 데이터로 메모리에 쓰기 억세스(access)한다.
그리고, 상기 중앙처리장치에서 외부 뱅크를 이용하여 비동기식(Asynchronous) 외부장치로 쓰기를 수행할 경우 도4의 (b) 내지 (f)와 같이 소정의 어드레스신호 (Address)에 따라 외부장치선택신호(nECS)가 액티브되면, 바이트쓰기 인에이블 신호(nWBE)에 의해 소정 바이트(byte) 크기의 데이터를 메모리에 쓰게 되는데, 이때 상기 중앙처리장치는 비동기식 외부장치에서 출력된 대기신호(nEWAIT)가 액티브되는 동안 대기하였다가 상기 대기신호(nEWAIT)가 인액티브 상태가 되면 데이터 쓰기 억세스(access)를 수행한다.
상기 중앙처리장치는 롬/에스램(ROM/SRAM) 뱅크와 외부 뱅크를 통해 연결되는 다른 외부장치의 속도에 따라 쓰기 및 읽기에 필요한 억세스시간(tACC)을 조정하여 억세스(access)하는데, 이 억세스시간(tACC)은 중앙처리장치의 제어 레지스터에 적당 한 값을 입력함으로써 결정된다.
한편, 비동기식 인터페이스를 지원하는 장치의 경우는 비동기식 억세스시간(tASYNC)이 상황에 따라 변하기 때문에 정확한 억세스 시간을 알 수는 없다.
상기에서와 같이 종래의 기술에 있어서 이중모드 직접메모리접근 제어기를 이용하여 이중모드 직접메모리접근 전송을 수행할 경우 발생하는 읽기/쓰기의 타이밍을 전적으로 중앙처리장치의 레지스터에 미리 설정된 타이밍에 의존함으로써, 중앙처리장치의 억세스 타이밍이 느린 외부장치의 경우 직접메모리접근에 의한 전송속도가 감소함과 아울러 직접메모리접근 전송 중에도 칩선택신호가 발생하므로 비동기식 인터페이스만을 제공하는 외부장치는 동기를 위한 별도의 회로가 필요하게 되어 전체 시스템 제작비용이 상승하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용하여 단일모드 직접메모리접근 전송을 지원하는 외부장치와 데이터를 송/수신할 경우, 중앙처리장치 혹은 직접메모리접근 제어기가 접근할 때로 구분하여 중앙처리장치의 뱅크를 지정하도록 하는 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용한 단일모드 직접메모리접근 구현 방법을 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 단일모드 직접메모리접근 전송을 지원하는 외부 장치의 직접메모리접근 요구신호가 있는지 여부를 확인하는 제 1단계와; 상 기 제 1단계에서 직접메모리접근 요구신호가 있을 경우 중앙처리장치 내에 시스템이 사용하지 않는 뱅크 중에 하나를 가상 뱅크로 할당한 다음, 그 할당한 가상 뱅크에 억세스시간이 최소가 되도록 소정의 값으로 제어 레지스터를 설정하여 직접메모리접근 전송을 수행하는 제2단계로 이루어진 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도5는 본 발명 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용한 단일모드 직접메모리접근 구현 방법의 동작을 보인 상태도로서, 이에 도시한 바와 같이 단일모드 직접메모리접근 전송을 지원하는 외부 장치의 직접메모리접근 요구신호(nXDREQ)가 있는지 여부를 확인하는 제 1단계와; 상기 제 1단계에서 직접메모리접근 요구신호(nXDREQ)가 있을 경우 중앙처리장치(5) 내에 시스템이 사용하지 않는 뱅크 중에 하나를 가상 뱅크로 할당한 다음, 그 할당한 가상 뱅크에 억세스시간(tACC)이 최소가 되도록 소정의 값으로 제어 레지스터를 설정하여 직접메모리접근 전송을 수행하는 제2단계로 이루어진다.
또한, 상기 각 단계를 수행하기 위한 본 발명의 구성은, 도6에 도시한 바와 같이 중앙처리장치(5)에 의해 각 제어신호(nRAS,nCAS,nOE)를 출력하여 디램(1)을 전반적으로 제어하는 메모리 제어기(2)와; 직접메모리접근 요구신호(nXDREQ)가 인가되면 상기 메모리 제어기(2)를 제어하여 직접메모리접근 전송을 수행하는 직접메모리접근 제어기(3)와; 비디오신호를 신호처리함과 아울러 직접메모리접근 전송을 위해 직접메모리접근 요구신호(nXDREQ)를 출력하는 비디오 디스플레이 처리기(VDP:Video Display Processor)(4)로 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 상세히 설명한다.
본 발명은 빠른 속도의 데이터 전송을 필요로 하는 시스템 혹은 그래픽 사용자 인터페이스(GUI:Graphic User Interface)를 채택한 시스템에 적용할 수 있다.
또한, 이중모드(Dual Mode) 직접메모리접근(DMA:Direct Memory Access) 제어기를 사용하는 중앙처리장치와 단일모드(Single Mode) 직접메모리접근 전송을 지원하는 외부장치 사이 혹은 이중모드(Dual Mode) 직접메모리접근(DMA:Direct Memory Access) 제어기를 사용하는 중앙처리장치와 비동기식(Asynchronous) 외부장치 사이의 고속의 데이터 전송을 할 때 적용할 수 있는데, 그 중에 이를 도8과 같이 디지털티브이에 적용했을 경우를 가정하여 설명한다.
먼저, 중앙처리장치(5)는 메모리 제어기(2)와 직접메모리접근 제어기(3)를 포함하여 시스템의 전반적인 제어를 수행하는데, 여기서 상기 메모리 제어기(2)는 상기 중앙처리장치(5)에 의해 각 제어신호(nRAS,nCAS,nOE)를 출력하여 디램(1)을 전반적으로 제어한다.
이때, 비디오 디스플레이 처리기(VDP:Video Display Processor)(4)에서 직접메모리접근 전송을 위해 상기 직접메모리접근 제어기(3)로 직접메모리접근 요구신호 (nXDREQ)를 출력하면, 직접메모리접근 제어기(3)는 상기 메모리 제어기(2)를 제어하여 직접메모리접근 전송을 수행한다.
즉, 직접메모리접근 제어기(3)를 이용하여 직접메모리접근 전송을 구동한다면, 시스템이 사용하지 않는 뱅크 중에 하나를 가상 뱅크로 할당하여 억세스시간(tACC)이 최 소가 되도록 소정의 값으로 제어 레지스터를 기 설정하고, 시스템이 직접메모리접근 전송을 구동할 때의 타게트(target) 어드레스를 그 가상 뱅크 공간으로 지정한다.
즉, 롬/에스램(ROM/SRAM) 뱅크(RCS0,RCS1)에는 70ns의 억세스시간의 플래시 롬 및 3클럭의 억세스시간(tACC)을 지정하고, 롬/에스램(ROM/SRAM) 뱅크(RCS2)는 실제로 사용하지는 않지만 VDP(4)를 위한 가상 뱅크로 기 설정하여 1클럭의 억세스시간(tACC)을 지정하며, 외부 뱅크(ECS0)는 VDP(4)를 위한 실제 뱅크로 하여 어드레스셋업시간(ACS)으로 2클럭을, 억세스시간(tACC)으로 2클럭을 지정하고 비동기식(ASYNC)으로 지정한다고 가정한다.
그러면, 실제로 중앙처리장치(5)를 이용하여 상기 VDP(4)의 레지스터를 세팅하는 등 일반적인 동작은 칩선택신호(nCS)를 출력하여 외부 뱅크(ECS0)로 억세스하고, 직접메모리접근 전송을 수행할 때에만 가상 칩선택신호(nCS)를 출력하여 상기 롬/에스램(ROM/SRAM) 뱅크(RCS2)로 억세스하면, 상기 중앙처리장치(5)의 억세스 타이밍과는 별개로 직접메모리접근 전송을 구현할 수 있다.
즉, 도7의 (c)와 같이 단일모드 직접메모리접근 전송을 지원하는 외부장치인 VDP(4)에서 직접메모리접근 요구신호(nXDREQ)를 액티브할 경우 메모리 제어기(2)의 제어에 의해 디램(1)의 데이터가 직접메모리접근 제어기(3) 내의 레지스터에 저장된 다음 시스템 버스 상에 실리게 되는데, 그러면 상기 직접메모리접근 제어기(3)는 도7의 (d)와 같이 직접메모리접근 승인신호(nXDACK)를 액티브하여 시스템 버스 상에 있는 데이터가 상기 VDP(4) 내의 메모리에 쓰여지도록 한다.
이때, 상기 VDP(4)는 단일모드 직접메모리접근 전송을 지원하므로, 실제로 데이터가 상기 VDP(4)의 메모리에 쓰여지는 시점은 직접메모리접근 요구신호(nXDREQ)가 액티브된 이후 디램(1)의 데이터를 읽는 주기가 끝나는 시점, 즉 유효한 데이터가 시스템 버스에 올라오는 시점인데, 여기서 도7의 (b)와 같이 중앙처리장치(5)가 단일모드 직접메모리접근을 지원하지 않아 발생한 쓰기 주기는 부가적으로 추가된 것이어서 실제 데이터의 쓰기와는 상관이 없다.
따라서, 직접메모리접근 제어기(3)는 가상 칩선택신호(nCS)를 VDP(4)로 출력함으로써, 실제로 존재하지 않는 가상 뱅크를 이용하여 가장 최소한의 지연 시간만으로 쓰기 주기가 끝나도록 한다.
그리고, 이 경우 직접메모리접근 전송을 위한 타이밍은 직접메모리접근 승인신호(nXDACK)를 상황에 맞게 지연시켜 조절한다.
예를 들어, 중앙처리장치(5)의 억세스 속도가 120ns인 외부장치인 경우 33㎒로 동작하는 환경에서 5클럭을 기다려야 하지만, 본 발명에 의하면 최소한의 시간인 60nsec, 즉 2클럭의 손실만이 생기게 된다.
또한, 상기 VDP(4) 혹은 외부장치가 비동기식 인터페이스만을 제공할 경우, 중앙처리장치(5)에서 직접메모리접근 전송을 수행하는 중에는 칩선택신호(CS:Chip Select)를 출력하지 않고 가상 칩선택신호를 출력하여 상기 VDP(4) 혹은 외부장치를 억세스하지 않으므로, 상기 중앙처리장치(5)의 억세스 모드와 직접메모리접근 억세스 모드를 구분하는 별도의 회로가 필요하지 않다.
이상에서 설명한 바와 같이 본 발명은 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용하여 단일모드 직접메모리접근 전송을 지원하는 외부장치와 데이터를 송/수신할 경우, 중앙처리장치 혹은 직접메모리접근 제어기가 접근할 때로 구분하여 중앙처리장치의 뱅크를 지정함으로써, 직접메모리접근 제어기가 접근할 경우에는 최소의 쓰기 주기로 끝나게 되고, 이에 따라 중앙처리장치의 억세스 속도에 관계없이 일정한 속도로 직접메모리접근 전송을 구현하여 데이터 전송의 속도를 향상함과 아울러 직접메모리접근 전송을 수행하는 중에는 칩선택신호를 출력하지 않아 비동기식 인터페이스를 위해 중앙처리장치의 억세스 모드와 직접메모리접근 전송을 위한 모드를 구별하기 위해 별도의 회로를 구현하지 않아도 되므로 전체 시스템의 제작비용을 절감하는 효과가 있다.

Claims (1)

  1. 단일모드 직접메모리접근 전송을 지원하는 외부 장치의 직접메모리접근 요구신호가 있는지 여부를 확인하는 제 1단계와; 상기 제 1단계에서 직접메모리접근 요구신호가 있을 경우 중앙처리장치 내에 시스템이 사용하지 않는 뱅크 중에 하나를 가상 뱅크로 할당한 다음, 상기 할당한 가상 뱅크에 억세스시간이 최소가 되도록 소정의 값으로 제어 레지스터를 설정하여 직접메모리접근 전송을 수행하는 제2단계로 이루어진 것을 특징으로 하는 이중모드 직접메모리접근 전송을 지원하는 중앙처리장치를 이용한 단일모드 직접메모리접근 구현 방법.
KR1020000003943A 2000-01-27 2000-01-27 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법 KR100690597B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000003943A KR100690597B1 (ko) 2000-01-27 2000-01-27 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003943A KR100690597B1 (ko) 2000-01-27 2000-01-27 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법

Publications (2)

Publication Number Publication Date
KR20010076664A KR20010076664A (ko) 2001-08-16
KR100690597B1 true KR100690597B1 (ko) 2007-03-09

Family

ID=19641992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003943A KR100690597B1 (ko) 2000-01-27 2000-01-27 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법

Country Status (1)

Country Link
KR (1) KR100690597B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274475A (ja) * 1990-03-26 1991-12-05 Meidensha Corp 電力系統の故障点標定方法
JPH09223103A (ja) * 1996-02-15 1997-08-26 Ricoh Co Ltd 情報処理システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274475A (ja) * 1990-03-26 1991-12-05 Meidensha Corp 電力系統の故障点標定方法
JPH09223103A (ja) * 1996-02-15 1997-08-26 Ricoh Co Ltd 情報処理システム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
일본 공개평09-223103호
일본 특허제3274475호

Also Published As

Publication number Publication date
KR20010076664A (ko) 2001-08-16

Similar Documents

Publication Publication Date Title
US5926838A (en) Interface for high speed memory
US5991841A (en) Memory transactions on a low pin count bus
US5193193A (en) Bus control system for arbitrating requests with predetermined on/off time limitations
US6131127A (en) I/O transactions on a low pin count bus
EP1522021B1 (en) Dram supporting different burst-length accesses without changing the burst length setting in the mode register
JPH04230544A (ja) ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置
KR100551480B1 (ko) 프로세서와 비휘발성 메모리 사이에 위치하는 메모리장치, 이를 포함한 시스템 및 상기 시스템 내의 데이터송수신 방법
NZ245346A (en) Bus interface logic for computer with dual bus architecture
US20020013880A1 (en) Integrated circuit with flash bridge and autoload
JP2006228194A (ja) 内部メモリデバイス間の直接的データ移動が可能な複合メモリチップおよびデータ移動方法
JP2004536417A (ja) 読出及び書込動作でバースト順序が異なるアドレッシングを行うメモリデバイス
JP2011081553A (ja) 情報処理装置及びその制御方法
US7003638B2 (en) Memory bus interface for use in a peripheral device
US5802597A (en) SDRAM memory controller while in burst four mode supporting single data accesses
KR100690597B1 (ko) 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법
US7117307B2 (en) Memory controlling apparatus performing the writing of data using address line
US20020138672A1 (en) DMA control system enabling flyby transfer to synchronous memory
KR100266963B1 (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치
KR20040045446A (ko) 버스트 모드를 지원하는 외부 메모리가 있는 인터페이싱프로세서
US6731565B2 (en) Programmable memory controller and controlling method
JP2006011926A (ja) シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
KR100452332B1 (ko) 데이터 읽기 및 쓰기 속도 개선 방법
JP2006195810A (ja) メモリコントローラおよび高速データ転送方法
KR100662275B1 (ko) 단일 번지 모드를 사용한 ｄｍａ 전송 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee