CN116974963B - 一种访问存储器的装置及其方法、芯片、存储介质 - Google Patents

一种访问存储器的装置及其方法、芯片、存储介质 Download PDF

Info

Publication number
CN116974963B
CN116974963B CN202311234650.8A CN202311234650A CN116974963B CN 116974963 B CN116974963 B CN 116974963B CN 202311234650 A CN202311234650 A CN 202311234650A CN 116974963 B CN116974963 B CN 116974963B
Authority
CN
China
Prior art keywords
mem
interface
interface signal
apb
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311234650.8A
Other languages
English (en)
Other versions
CN116974963A (zh
Inventor
萧启阳
李飞
浦香君
吴志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yunbao Chuangxin Intelligent Technology Co ltd
Original Assignee
Shanghai Yunbao Chuangxin Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yunbao Chuangxin Intelligent Technology Co ltd filed Critical Shanghai Yunbao Chuangxin Intelligent Technology Co ltd
Priority to CN202311234650.8A priority Critical patent/CN116974963B/zh
Publication of CN116974963A publication Critical patent/CN116974963A/zh
Application granted granted Critical
Publication of CN116974963B publication Critical patent/CN116974963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本申请涉及一种访问存储器的装置及其方法、介质、电子设备，包括MEM输入接口、APB输入接口、接口转换模块、缓存模块和控制模块，能够同时接收请求访问存储器的第一MEM接口信号和APB接口信号，并将APB接口信号转换为对应的第二MEM接口信号，当两个MEM接口信号存在访问冲突时，控制模块进行仲裁确定第一MEM接口信号与第二MEM接口信号的访问优先级，并根据仲裁结果控制第一MEM接口信号与第二MEM接口信号的输出和缓存，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至缓存模块进行缓存，能够实现MEM接口访问方式和APB接口访问方式的兼容。

Description

一种访问存储器的装置及其方法、芯片、存储介质
技术领域
本申请涉及存储器技术领域，具体涉及一种访问存储器的装置及其方法、芯片、存储介质。
背景技术
存储器（Memory）上设置有MEM接口，目前，对存储器的访问方式有两种：一种是APB（Advanced Peripheral Bus）总线通过一个接口转换模块与存储器的MEM接口连接，实现APB接口转MEM接口访问存储器；另一种是直接通过MEM接口访问存储器；
由于上述接口转换模块会占据存储器的存储器接口，因此，以上两种方式无法兼容。
发明内容
本申请的目的在于提出一种访问存储器的装置及其方法、芯片、计算机可读存储介质，以解决上述两种存储器访问方式无法兼容的问题。
为实现上述目的，本申请实施例提供一种访问存储器的装置，所述装置包括MEM输入接口、APB输入接口、接口转换模块、缓存模块和控制模块；
所述MEM输入接口用于接收请求访问存储器的第一MEM接口信号；
所述APB输入接口用于接收请求访问存储器的APB接口信号；
所述接口转换模块用于将所述APB接口信号转换为对应的第二MEM接口信号；
所述控制模块用于确定所述第一MEM接口信号与所述第二MEM接口信号是否存在访问冲突，若是，则根据预设的仲裁逻辑进行仲裁确定所述第一MEM接口信号与所述第二MEM接口信号的访问优先级，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至所述缓存模块进行缓存。
优选地，所述控制模块还用于确定存储器是否完成对所述访问优先级较高的一个MEM接口信号的响应动作，若是，则将所述缓存模块缓存的访问优先级较低的一个MEM接口信号输出至存储器。
优选地，所述缓存模块包括与所述MEM输入接口对应的MEM寄存器以及与所述APB输入接口对应的APB寄存器，所述MEM寄存器用于缓存所述第一MEM接口信号，所述APB寄存器用于缓存所述第二MEM接口信号。
优选地，所述控制模块还用于当将所述第一MEM接口信号送至所述MEM寄存器进行缓存时，控制所述MEM输入接口暂停接收下一个MEM接口信号，当将所述MEM寄存器缓存的第一MEM接口信号输出至存储器时，控制所述MEM输入接口启动接收下一个MEM接口信号；
所述控制模块还用于当将所述第二MEM接口信号送至所述APB寄存器进行缓存时，控制所述接口转换模块暂停输出下一个MEM接口信号，当将所述APB寄存器缓存的MEM接口信号输出至存储器时，控制所述接口转换模块启动输出下一个MEM接口信号。
优选地，所述装置还包括APB输出接口和地址校验模块；
所述地址校验模块用于校验所述APB接口信号中的APB地址是否在可访问范围内，若是，则将所述APB接口信号送入所述接口转换模块，若否，则将所述APB接口信号通过所述APB输出接口输出。
优选地，所述预设仲裁逻辑为采用RR轮询确定所述第一MEM接口信号和所述第二MEM接口信号的访问优先级，或者默认所述第一MEM接口信号的访问优先级较高，或者默认所述第二MEM接口信号的访问优先级较高。
优选地，所述接口转换模块包括接收单元、输出单元、转换单元、地址缓存单元、写数据缓存单元以及读数据缓存单元；
所述转换单元用于将顺序接收到的n个APB接口信号转换为对应的一个MEM接口信号，该n个APB接口信号用于请求存储器进行写操作，该一个MEM接口信号包括写使能信号、写地址和待写数据；其中，n=存储器数据位宽/APB总线数据位宽；
所述转换单元还用于将一个APB接口信号转换为对应的一个MEM接口信号；该一个APB接口信号用于请求存储器进行读操作，该一个MEM接口信号包括读使能信号和读地址；
所述写数据缓存单元用于缓存所述待写数据；
所述地址缓存单元用于缓存所述写地址或所述读地址；
所述接收单元用于接收APB接口信号以及接收存储器返回的读数据；
所述读数据缓存单元用于缓存存储器返回的读数据；
所述输出单元用于输出转换得到的MEM接口信号以及输出所述读数据缓存单元缓存的读数据。
优选地，所述装置包括至少两个MEM输入接口以及至少两个MEM输出接口，所述至少两个MEM输入接口、所述至少两个MEM输出接口与至少两个存储器之间一一对应；
所述控制模块，还用于若任一个MEM输入接口接收的一个MEM接口信号和所述第二MEM接口信号不存在访问冲突，则将该一个MEM接口信号通过与该任一个MEM输入接口对应的一个MEM输出接口输出至对应的一个存储器；
所述控制模块，还用于若所述第二MEM接口信号与通过MEM输入接口接收的其它MEM接口信号均不存在访问冲突，则将所述第二MEM接口信号通过对应的MEM输出接口输出至对应的存储器。
本申请实施例提供一种访问存储器的方法，该方法基于上述装置实现，包括：
MEM输入接口接收请求访问存储器的第一MEM接口信号；
APB输入接口接收请求访问存储器的APB接口信号；
接口转换模块将所述APB接口信号转换为对应的第二MEM接口信号；
控制模块确定所述第一MEM接口信号与所述第二MEM接口信号是否存在访问冲突，若是，则根据预设的仲裁逻辑进行仲裁确定所述第一MEM接口信号与所述第二MEM接口信号的访问优先级，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至缓存模块进行缓存。
优选地，所述方法还包括：
控制模块确定存储器是否完成对所述访问优先级较高的一个MEM接口信号的响应动作，若是，则缓存模块缓存的访问优先级较低的一个MEM接口信号输出至存储器。
优选地，所述缓存模块包括与所述MEM输入接口对应的MEM寄存器以及与所述APB输入接口对应的APB寄存器，所述MEM寄存器用于缓存所述第一MEM接口信号，所述APB寄存器用于缓存所述第二MEM接口信号；
所述方法还包括：
当将所述第一MEM接口信号送至所述MEM寄存器进行缓存时，控制模块控制所述MEM输入接口暂停接收下一个MEM接口信号；以及，当将所述MEM寄存器缓存的第一MEM接口信号输出至存储器时，控制模块控制所述MEM输入接口启动接收下一个MEM接口信号；
当将所述第二MEM接口信号送至所述APB寄存器进行缓存时，控制模块控制所述接口转换模块暂停输出下一个MEM接口信号；以及，当将所述APB寄存器缓存的MEM接口信号输出至存储器时，控制模块控制所述接口转换模块启动输出下一个MEM接口信号。
优选地，所述装置还包括APB输出接口和地址校验模块；
地址校验模块校验所述APB接口信号中的APB地址是否在可访问范围内，若是，则将所述APB接口信号送入所述接口转换模块，若否，则将所述APB接口信号通过APB输出接口输出。
优选地，所述预设仲裁逻辑为采用RR轮询确定所述第一MEM接口信号和所述第二MEM接口信号的访问优先级，或者默认所述第一MEM接口信号的访问优先级较高，或者默认所述第二MEM接口信号的访问优先级较高。
优选地，所述接口转换模块包括接收单元、输出单元、转换单元、地址缓存单元以及写数据缓存单元；
所述接口转换模块将所述APB接口信号转换为对应的第二MEM接口信号，具体包括：
接收单元顺序接收n个APB接口信号；该n个APB接口信号用于请求存储器进行写操作；
转换单元将所述n个APB接口信号转换为对应的一个MEM接口信号，该一个MEM接口信号包括写使能信号、写地址和待写数据；其中，n=存储器数据位宽/APB总线数据位宽；
写数据缓存单元缓存所述待写数据；
地址缓存单元缓存所述写地址；
输出单元输出转换得到的MEM接口信号。
优选地，所述转换单元将所述n个APB接口信号转换为对应的一个MEM接口信号，具体包括：
每接收到一个APB接口信号，则获取该一个APB接口信号所包含的写地址和偏移地址，根据该偏移地址确定待写数据是否接收完毕，若是，则输出单元将写数据缓存单元缓存的所有待写数据、地址缓存单元缓存的写地址以及写使能信号输出，若否，则将该待写数据送入写数据缓存单元缓存，并继续等待接收下一个APB接口信号。
优选地，所述接口转换模块还包括读数据缓存单元；
所述接口转换模块将所述APB接口信号转换为对应的第二MEM接口信号，具体还包括：
接收单元接收一个APB接口信号；该一个APB接口信号用于请求存储器进行读操作；
转换单元将该一个APB接口信号转换为对应的一个MEM接口信号；该一个MEM接口信号包括读使能信号和读地址；
接收单元接收存储器返回的读数据；
读数据缓存单元缓存所述存储器返回的读数据；
输出单元输出读数据缓存单元缓存的读数据；其中，输出单元每次输出APB总线数据位宽的读数据。
优选地，所述装置包括至少两个MEM输入接口以及至少两个MEM输出接口，所述至少两个MEM输入接口、所述至少两个MEM输出接口与至少两个存储器之间一一对应；
所述方法具体包括：
若任一个MEM输入接口接收的一个MEM接口信号和所述第二MEM接口信号不存在访问冲突，则控制模块将该一个MEM接口信号通过与该任一个MEM输入接口对应的一个MEM输出接口输出至对应的一个存储器；
若所述第二MEM接口信号与通过MEM输入接口接收的其它MEM接口信号均不存在访问冲突，则控制模块将所述第二MEM接口信号通过对应的MEM输出接口输出至对应的存储器。
本申请实施例还提供一种芯片，包括上述的装置。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现上述的方法。
本申请实施例提供了一种访问存储器的装置及其方法、芯片、计算机可读存储介质，将该装置作为外设与存储器之间的中间设备，来兼容不同的访问方式，该装置设置有MEM输入接口和APB输入接口，分别用于接收请求访问存储器的第一MEM接口信号和APB接口信号，然后利用接口转换模块将APB接口信号转换为对应的第二MEM接口信号，由于第一MEM接口信号和第二MEM接口信号可能会存在访问冲突（即在同一个时钟周期请求访问同一个存储器），因此，当存在访问冲突时，控制模块根据预设的仲裁逻辑进行仲裁确定第一MEM接口信号与第二MEM接口信号的访问优先级，并根据仲裁结果控制第一MEM接口信号与第二MEM接口信号的输出和缓存，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至缓存模块进行缓存；基于以上描述可知，本申请实施例能够实现MEM接口访问方式和APB接口访问方式的兼容。
本申请实施例的其它特征和优点将在随后的说明书中阐述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例中的一种访问存储器的装置的示意图。
图2为本申请一个实施例中的接口转换模块的示意图。
图3为本申请一个具体实施例中的接口转换模块的示意图。
图4为本申请另一个实施例中的一种访存方法的流程图。
具体实施方式
附图的详细说明意在作为本申请的当前优选实施例的说明，而非意在代表本申请能够得以实现的仅有形式。应理解的是，相同或等同的功能可以由意在包含于本申请的精神和范围之内的不同实施例完成。
本申请的一个实施例提供一种访问存储器的装置，请参阅图1，所述装置包括MEM输入接口、APB输入接口、接口转换模块、缓存模块和控制模块；
所述MEM输入接口用于接收外设输入的请求访问存储器的第一MEM接口信号；所述第一MEM接口信号可以直接输出给存储器进行访问；
所述APB输入接口用于接收外设输入的请求访问存储器的APB接口信号；
所述接口转换模块用于将所述APB接口信号转换为对应的第二MEM接口信号；具体而言，所述APB接口信号无法直接输出给存储器进行访问，需要转换为对应的第二MEM接口信号；
所述控制模块用于确定所述第一MEM接口信号与所述第二MEM接口信号是否存在访问冲突，若是，则根据预设的仲裁逻辑进行仲裁确定所述第一MEM接口信号与所述第二MEM接口信号的访问优先级，将访问优先级较高的一个MEM接口信号优先输出至存储器，以对存储器进行读或写的访问，将访问优先级较低的一个MEM接口信号送至所述缓存模块进行缓存，以待下一次再输出至存储器，以对存储器进行读或写的访问。
具体地，所述存储器为SPRAM（单端口随机访问存储器，Single-Port RandomAccess Memory），在同一时钟周期内，SPRAM 只能执行读操作或写操作之一。
需说明的是，所述第一MEM接口信号和所述第二MEM接口信号只是为了区分不同的MEM接口信号和便于描述，“第一”和“第二”并不构成对某一种特定的MEM接口信号的限定，所述第一MEM接口信号和所述第二MEM接口信号可以是对不同的存储器的不同地址的写或者读。
本实施例的装置用于作为外设与存储器之间的中间设备，来兼容不同的访问方式，该装置设置有MEM输入接口和APB输入接口，分别用于接收请求访问存储器的第一MEM接口信号和APB接口信号，然后利用接口转换模块将APB接口信号转换为对应的第二MEM接口信号，由于第一MEM接口信号和第二MEM接口信号可能会存在访问冲突，即在同一个时钟周期，第一MEM接口信号和第二MEM接口信号请求访问同一个存储器，因此，当存在访问冲突时，控制模块根据预设的仲裁逻辑进行仲裁确定第一MEM接口信号与第二MEM接口信号的访问优先级，并根据仲裁结果控制第一MEM接口信号与第二MEM接口信号的输出和缓存，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至缓存模块进行缓存；基于以上描述可知，本申请实施例能够实现MEM接口访问方式和APB接口访问方式的兼容。
在一些实施例中，所述控制模块还用于确定存储器是否完成对所述访问优先级较高的一个MEM接口信号的响应动作，若是，则将所述缓存模块缓存的访问优先级较低的一个MEM接口信号输出至存储器。
具体而言，所述响应动作指的是存储器响应所述装置发送的MEM接口信号，执行读或写的操作；在本实施例中，所述控制模块例如可以通过轮询（polling）或者中断（interrupt）机制来确定存储器是否完成对一个MEM接口信号的读或写，这取决于所述控制模块与存储器之间的通信协议和硬件设计。其中，轮询机制指的是所述控制模块可以不断地查询（轮询）存储器的状态来确定是否完成操作，所述控制模块发送读或写请求后，会以固定的时间间隔查询存储器的状态，当存储器状态表示已完成操作时，所述控制模块就会得知读或写操作已经完成。中断机制指的是所述控制模块在发送读或写请求后，会继续执行其他任务，不需要不断查询存储器的状态，当存储器完成操作后，会触发一个中断信号，通知所述控制模块读或写操作已经完成。应理解的是，轮询机制相对简单，但会浪费一定的处理器资源，中断机制能够更高效地利用处理器资源，但要求所述控制模块和存储器支持中断功能，选择哪种机制取决于系统设计的需求和硬件支持。
在一些实施例中，所述缓存模块包括与所述MEM输入接口对应的MEM寄存器以及与所述APB输入接口对应的APB寄存器，所述MEM寄存器用于缓存所述第一MEM接口信号，所述APB寄存器用于缓存所述第二MEM接口信号。
在一些实施例中，所述控制模块还用于当将所述第一MEM接口信号送至所述MEM寄存器进行缓存时，控制所述MEM输入接口暂停接收下一个MEM接口信号；当将所述MEM寄存器缓存的第一MEM接口信号输出至存储器时，控制所述MEM输入接口启动接收下一个MEM接口信号。
具体而言，为了节省所述装置的电路面积，本实施例中的所述MEM寄存器仅能存储一个MEM接口信号，当所述装置已经缓存了一个MEM接口信号的情况下，则所述MEM输入接口无法再接收下一个MEM接口信号，因为前面还有一个MEM接口信号没有发送；需说明的是，本实施例中将所述MEM寄存器缓存的第一MEM接口信号输出至存储器，以及控制所述MEM输入接口启动接收下一个MEM接口信号，这两个控制动作是在同一个时钟周期内进行的，其目的在于避免产生气泡，使得对存储器的读写操作连续，在当前时钟周期能够将所述MEM寄存器缓存的第一MEM接口信号输出至存储器的同时，通知外设所述MEM输入接口已经准备好接收下一个MEM接口信号。
所述控制模块还用于当将所述第二MEM接口信号送至所述APB寄存器进行缓存时，控制所述接口转换模块暂停输出下一个MEM接口信号；当将所述APB寄存器缓存的MEM接口信号输出至存储器时，控制所述接口转换模块启动输出下一个MEM接口信号。
具体而言，为了节省所述装置的电路面积，本实施例中的所述APB寄存器仅能存储一个MEM接口信号，当所述装置已经缓存了一个MEM接口信号的情况下，则所述接口转换模块不能再输出下一个MEM接口信号，因为前面还有一个MEM接口信号没有发送；需说明的是，本实施例中将所述APB寄存器缓存的第二MEM接口信号输出至存储器，以及控制所述接口转换模块暂停输出下一个MEM接口信号，这两个控制动作是在同一个时钟周期内进行的，其目的在于避免产生气泡，使得对存储器的读写操作连续，在当前时钟周期能够将所述APB寄存器缓存的第二MEM接口信号输出至存储器的同时，通知所述接口转换模块可以输出下一个MEM接口信号。
在一些实施例中，所述装置还包括APB输出接口和地址校验模块；
所述地址校验模块用于校验所述APB接口信号中的APB地址是否在可访问范围内，若是，则将所述APB接口信号送入所述接口转换模块，若否，则将所述APB接口信号通过所述APB输出接口输出。
具体而言，本实施例装置在接收到所述APB接口信号之后，需要对所述APB接口信号的地址进行校验，确定APB地址是否在可访问范围内，如果不在可访问范围内，则需要将所述APB接口信号透传输出，如果在可访问范围内，则将所述APB接口信号送入所述接口转换模块进行转换得到对应的MEM接口信号。
在一些实施例中，所述预设仲裁逻辑为采用RR轮询确定所述第一MEM接口信号和所述第二MEM接口信号的访问优先级，或者默认所述第一MEM接口信号的访问优先级较高，或者默认所述第二MEM接口信号的访问优先级较高。
具体而言，所述RR轮询指的是为了MEM输入接口和APB输入接口提供公平的处理时间，例如，上一次对MEM输入接口输入的MEM接口信号优先处理，则本次对APB输入接口输入的APB接口信号转换得到的MEM接口信号优先处理；
默认所述第一MEM接口信号的访问优先级较高指的是，当MEM输入接口输入的MEM接口信号与APB输入接口输入的APB接口信号转换得到的MEM接口信号发送访问冲突时，优先输出MEM输入接口输入的MEM接口信号，缓存APB输入接口输入的APB接口信号转换得到的MEM接口信号；
默认所述第二MEM接口信号的访问优先级较高指的是，当MEM输入接口输入的MEM接口信号与APB输入接口输入的APB接口信号转换得到的MEM接口信号发送访问冲突时，优先输出APB输入接口输入的APB接口信号转换得到的MEM接口信号，缓存MEM输入接口输入的MEM接口信号。
在一些实施例中，参阅图2，所述接口转换模块包括接收单元、输出单元、转换单元、地址缓存单元、写数据缓存单元以及读数据缓存单元；
所述转换单元用于将顺序接收到的n个APB接口信号转换为对应的一个MEM接口信号，该n个APB接口信号用于请求存储器进行写操作，该一个MEM接口信号包括写使能信号、写地址和待写数据；其中，n=存储器数据位宽/APB总线数据位宽；
所述转换单元还用于将一个APB接口信号转换为对应的一个MEM接口信号；该一个APB接口信号用于请求存储器进行读操作，该一个MEM接口信号包括读使能信号和读地址；
所述写数据缓存单元用于缓存所述待写数据；
所述地址缓存单元用于缓存所述写地址或所述读地址；
所述接收单元用于接收APB接口信号以及接收存储器返回的读数据；
所述读数据缓存单元用于缓存存储器返回的读数据；
所述输出单元用于输出转换得到的MEM接口信号以及输出所述读数据缓存单元缓存的读数据。
图3为一个具体实施例中接口转换模块的电路结构，参阅图3，APB接口信号包括psel（Peripheral Select）、penable（Peripheral Enable）、pwrite（Peripheral Write）、paddr（Peripheral Address）、pwdata（Peripheral Write Data）等信号，其中，psel用于选择特定的外设，将请求发送给存储器；penable用于使能外设，表示要进行读写操作；pwrite用于指示写入操作，当pwrite为高电平时，表示进行写操作，否则表示进行读操作；paddr用于传输存储器地址，指定要读写的内存单元的位置；pwdata用于传输要写入存储器的数据；所述接收单元包括多个输入端口，该多个输入端口分别用于接收psel、penable、pwrite、paddr、pwdata。
当APB输入接口请求存储器执行写操作时，所述转换单元用于将输入的psel、penable、pwrite转换为对应的写使能wen；并对paddr进行解析，从paddr中提取写地址和偏移地址（offset_addr），该写地址缓存于地址缓存单元（例如是寄存器）中，后续输出作为ram_addr；该偏移地址表示这是第几笔写数据，假设APB总线数据位宽为32bit，存储器数据位宽为128bit，则n=128bit/32bit=4；所述接口转换模块每次只能接收一笔32bit的写数据，例如pwdata[31:0]，并缓存在写数据缓存单元wr data buffer中，需要将4笔32bit的写数据拼接得到一笔128bit的写数据ram_wdata之后，再将这笔128bit的写数据ram_wdata输出给存储器，因此通过offset_addr是否等于apb write num来确定是否已经接收完毕，apbwrite num即是n=128bit/32bit=4，如果等于，则输出一个wr_done=1给与门电路，如果不等于，则输出一个wr_done=0给与门电路，该与门电路还接收apb ready和写使能wen，apbready是由控制模块返回给接口转换模块的，当apb ready=1时，表示接口转换模块可以输出MEM接口信号，当apb ready=0时，表示接口转换模块不可以输出MEM接口信号，写使能wen是转换得到的，当wr_done=1&wen=1&apb ready=1时，输出ram_wen（写使能信号）、ram_wdata（写数据）和ram_addr（写地址）给存储器，即n个APB接口信号转换为对应的一个MEM接口信号包括了ram_wen、ram_wdata和ram_addr，所述输出单元包括多个输出端口，分别用于输出ram_wen、ram_wdata和ram_addr。
当APB输入接口请求存储器执行读操作时，所述转换单元用于将输入的psel、penable、pwrite转换为对应的读使能ren；并对paddr进行解析，从paddr中提取读地址，该读地址缓存于地址缓存单元（例如是寄存器）中，后续输出作为ram_addr；由于读操作不需要传输写数据，因此，只有一个APB接口信号，完成对该一个APB接口信号的转换后，即可输出对应的ram_ren（读使能信号）和ram_addr（读地址）给存储器，即一个APB接口信号转换为对应的一个MEM接口信号包括了ram_ren和ram_addr；进一步地，存储器在完成读操作后，会返回读数据，假设APB总线数据位宽为32bit，存储器数据位宽为128bit，则n=128bit/32bit=4；存储器返回一笔128bit的ram_rdata（读数据）给所述接口转换模块，读数据缓存单元rddata buffer缓存这一笔128bit的ram_rdata，因为APB总线数据位宽为32bit，因此需要将这一笔128bit的ram_rdata拆分为4笔，分4次返回给对应的外设（APB接口信号的发送方），每次返回一笔32bit的读数据，例如prdata[31:0]。
在一些实施例中，所述装置包括至少两个MEM输入接口以及至少两个MEM输出接口，所述至少两个MEM输入接口、所述至少两个MEM输出接口与至少两个存储器之间一一对应；
所述控制模块，还用于若任一个MEM输入接口接收的一个MEM接口信号和所述第二MEM接口信号不存在访问冲突，则将该一个MEM接口信号通过与该任一个MEM输入接口对应的一个MEM输出接口输出至对应的一个存储器；
所述控制模块，还用于若所述第二MEM接口信号与通过MEM输入接口接收的其它MEM接口信号均不存在访问冲突，则将所述第二MEM接口信号通过对应的MEM输出接口输出至对应的存储器。
具体而言，所述至少两个MEM输入接口、所述至少两个MEM输出接口与至少两个存储器之间一一对应指的是，假设所述装置用于对k个存储器进行访问，那么对应的需要设置k个MEM输入接口和k个MEM输出接口以及一个APB输入接口，k个MEM输入接口分别为k1-MEM输入接口、k2-MEM输入接口和k3-MEM输入接口，k个MEM输出接口分别为k1-MEM输出接口、k2-MEM输出接口和k3-MEM输出接口，k个存储器分别为k1-SPRAM、k2-SPRAM、k3-SPRAM；k1-MEM输入接口、k1-MEM输出接口与k1-SPRAM一一对应，k1-MEM输入接口输入的MEM接口信号只能通过k1-MEM输出接口输出至k1-SPRAM；k2-MEM输入接口、k2-MEM输出接口与k2-SPRAM一一对应，k2-MEM输入接口输入的MEM接口信号只能通过k2-MEM输出接口输出至k2-SPRAM；k3-MEM输入接口、k3-MEM输出接口与k3-SPRAM一一对应，k3-MEM输入接口输入的MEM接口信号只能通过k3-MEM输出接口输出至k3-SPRAM；而APB输入接口输入的APB接口信号经过转换得到的MEM接口信号则可以通过k1-MEM输出接口输出至k1-SPRAM，或者通过k2-MEM输出接口输出至k2-SPRAM，或者通过k3-MEM输出接口输出至k3-SPRAM。
基于以上描述可知，本实施例的装置具有以下优点：APB接口信号和MEM接口信号可以同时访问存储器，当两种接口信号访问冲突时，可以无气泡传输，并且可以读写大于APB总线数据位宽（32bit）的存储器。
本申请的另一个实施例提供一种访问存储器的方法，所述方法基于上述实施例所述的装置实现，参阅图4，所述方法包括如下的步骤：
步骤S10，MEM输入接口接收请求访问存储器的第一MEM接口信号；
步骤S20，APB输入接口接收请求访问存储器的APB接口信号；
步骤S30，接口转换模块将所述APB接口信号转换为对应的第二MEM接口信号；
步骤S40，控制模块确定所述第一MEM接口信号与所述第二MEM接口信号是否存在访问冲突，若是，则根据预设的仲裁逻辑进行仲裁确定所述第一MEM接口信号与所述第二MEM接口信号的访问优先级，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至缓存模块进行缓存。
在一些实施例中，所述方法还包括：
步骤S50，控制模块确定存储器是否完成对所述访问优先级较高的一个MEM接口信号的响应动作，若是，则缓存模块缓存的访问优先级较低的一个MEM接口信号输出至存储器。
在一些实施例中，所述缓存模块包括与所述MEM输入接口对应的MEM寄存器以及与所述APB输入接口对应的APB寄存器，所述MEM寄存器用于缓存所述第一MEM接口信号，所述APB寄存器用于缓存所述第二MEM接口信号；
所述步骤S40，还包括：
当将所述第一MEM接口信号送至所述MEM寄存器进行缓存时，控制模块控制所述MEM输入接口暂停接收下一个MEM接口信号；以及，当将所述MEM寄存器缓存的第一MEM接口信号输出至存储器时，控制模块控制所述MEM输入接口启动接收下一个MEM接口信号；
当将所述第二MEM接口信号送至所述APB寄存器进行缓存时，控制模块控制所述接口转换模块暂停输出下一个MEM接口信号；以及，当将所述APB寄存器缓存的MEM接口信号输出至存储器时，控制模块控制所述接口转换模块启动输出下一个MEM接口信号。
在一些实施例中，所述装置还包括APB输出接口和地址校验模块；
所述步骤S20，还包括：
地址校验模块校验所述APB接口信号中的APB地址是否在可访问范围内，若是，则将所述APB接口信号送入所述接口转换模块，若否，则将所述APB接口信号通过APB输出接口输出。
在一些实施例中，所述预设仲裁逻辑为采用RR轮询确定所述第一MEM接口信号和所述第二MEM接口信号的访问优先级，或者默认所述第一MEM接口信号的访问优先级较高，或者默认所述第二MEM接口信号的访问优先级较高。
在一些实施例中，所述接口转换模块包括接收单元、输出单元、转换单元、地址缓存单元以及写数据缓存单元；
所述步骤S30，具体包括：
步骤S311，接收单元顺序接收n个APB接口信号；该n个APB接口信号用于请求存储器进行写操作；
步骤S312，转换单元将所述n个APB接口信号转换为对应的一个MEM接口信号，该一个MEM接口信号包括写使能信号、写地址和待写数据；其中，n=存储器数据位宽/APB总线数据位宽；
步骤S313，写数据缓存单元缓存所述待写数据；
步骤S314，地址缓存单元缓存所述写地址；
步骤S315，输出单元输出转换得到的MEM接口信号。
在一些实施例中，所述步骤S312，具体包括：
每接收到一个APB接口信号，则获取该一个APB接口信号所包含的写地址和偏移地址，根据该偏移地址确定待写数据是否接收完毕，若是，则输出单元将写数据缓存单元缓存的所有待写数据、地址缓存单元缓存的写地址以及写使能信号输出，若否，则将该待写数据送入写数据缓存单元缓存，并继续等待接收下一个APB接口信号。
在一些实施例中，所述接口转换模块还包括读数据缓存单元；
所述步骤S30，具体包括：
步骤S321，接收单元接收一个APB接口信号；该一个APB接口信号用于请求存储器进行读操作；
步骤S322，转换单元将该一个APB接口信号转换为对应的一个MEM接口信号；该一个MEM接口信号包括读使能信号和读地址；
步骤S323，接收单元接收存储器返回的读数据；
步骤S324，读数据缓存单元缓存所述存储器返回的读数据；
步骤S325，输出单元输出读数据缓存单元缓存的读数据；其中，输出单元每次输出APB总线数据位宽的读数据。
在一些实施例中，所述装置包括至少两个MEM输入接口以及至少两个MEM输出接口，所述至少两个MEM输入接口、所述至少两个MEM输出接口与至少两个存储器之间一一对应；
所述步骤S40，还包括：
若任一个MEM输入接口接收的一个MEM接口信号和所述第二MEM接口信号不存在访问冲突，则控制模块将该一个MEM接口信号通过与该任一个MEM输入接口对应的一个MEM输出接口输出至对应的一个存储器；
若所述第二MEM接口信号与通过MEM输入接口接收的其它MEM接口信号均不存在访问冲突，则控制模块将所述第二MEM接口信号通过对应的MEM输出接口输出至对应的存储器。
需说明的是，本实施例所述的方法与上述实施例所述的装置对应，因此，本实施例所述的方法未详述的部分可以参阅上述实施例所述的装置的内容得到，故此处不进行赘述。
本申请的另一个实施例提供一种芯片，包括上述实施例所述的访问存储器的装置。
本申请的另一个实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现如上述实施例所述的访存方法。
具体而言，所述计算机可读存储介质可以包括：能够携带所述计算机程序指令的任何实体或记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。
以上已经描述了本申请的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多更新和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (19)

1.一种访问存储器的装置，其特征在于，所述装置包括MEM输入接口、APB输入接口、接口转换模块、缓存模块和控制模块；
所述MEM输入接口用于接收请求访问存储器的第一MEM接口信号；
所述APB输入接口用于接收请求访问存储器的APB接口信号；
所述接口转换模块用于将所述APB接口信号转换为对应的第二MEM接口信号；
所述控制模块用于确定所述第一MEM接口信号与所述第二MEM接口信号是否存在访问冲突，若是，则根据预设的仲裁逻辑进行仲裁确定所述第一MEM接口信号与所述第二MEM接口信号的访问优先级，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至所述缓存模块进行缓存。
2.根据权利要求1所述的装置，其特征在于，所述控制模块还用于确定存储器是否完成对所述访问优先级较高的一个MEM接口信号的响应动作，若是，则将所述缓存模块缓存的访问优先级较低的一个MEM接口信号输出至存储器。
3.根据权利要求1所述的装置，其特征在于，所述缓存模块包括与所述MEM输入接口对应的MEM寄存器以及与所述APB输入接口对应的APB寄存器，所述MEM寄存器用于缓存所述第一MEM接口信号，所述APB寄存器用于缓存所述第二MEM接口信号。
4.根据权利要求3所述的装置，其特征在于，所述控制模块还用于当将所述第一MEM接口信号送至所述MEM寄存器进行缓存时，控制所述MEM输入接口暂停接收下一个MEM接口信号，当将所述MEM寄存器缓存的第一MEM接口信号输出至存储器时，控制所述MEM输入接口启动接收下一个MEM接口信号；
所述控制模块还用于当将所述第二MEM接口信号送至所述APB寄存器进行缓存时，控制所述接口转换模块暂停输出下一个MEM接口信号，当将所述APB寄存器缓存的MEM接口信号输出至存储器时，控制所述接口转换模块启动输出下一个MEM接口信号。
5.根据权利要求1所述的装置，其特征在于，所述装置还包括APB输出接口和地址校验模块；
所述地址校验模块用于校验所述APB接口信号中的APB地址是否在可访问范围内，若是，则将所述APB接口信号送入所述接口转换模块，若否，则将所述APB接口信号通过所述APB输出接口输出。
6.根据权利要求1所述的装置，其特征在于，所述预设仲裁逻辑为采用RR轮询确定所述第一MEM接口信号和所述第二MEM接口信号的访问优先级，或者默认所述第一MEM接口信号的访问优先级较高，或者默认所述第二MEM接口信号的访问优先级较高。
7.根据权利要求1所述的装置，其特征在于，所述接口转换模块包括接收单元、输出单元、转换单元、地址缓存单元、写数据缓存单元以及读数据缓存单元；
所述转换单元用于将顺序接收到的n个APB接口信号转换为对应的一个MEM接口信号，该n个APB接口信号用于请求存储器进行写操作，该一个MEM接口信号包括写使能信号、写地址和待写数据；其中，n=存储器数据位宽/APB总线数据位宽；
所述转换单元还用于将一个APB接口信号转换为对应的一个MEM接口信号；该一个APB接口信号用于请求存储器进行读操作，该一个MEM接口信号包括读使能信号和读地址；
所述写数据缓存单元用于缓存所述待写数据；
所述地址缓存单元用于缓存所述写地址或所述读地址；
所述接收单元用于接收APB接口信号以及接收存储器返回的读数据；
所述读数据缓存单元用于缓存存储器返回的读数据；
所述输出单元用于输出转换得到的MEM接口信号以及输出所述读数据缓存单元缓存的读数据。
8.根据权利要求1~7中任一项所述的装置，其特征在于，所述装置包括至少两个MEM输入接口以及至少两个MEM输出接口，所述至少两个MEM输入接口、所述至少两个MEM输出接口与至少两个存储器之间一一对应；
所述控制模块，还用于若任一个MEM输入接口接收的一个MEM接口信号和所述第二MEM接口信号不存在访问冲突，则将该一个MEM接口信号通过与该任一个MEM输入接口对应的一个MEM输出接口输出至对应的一个存储器；
所述控制模块，还用于若所述第二MEM接口信号与通过MEM输入接口接收的其它MEM接口信号均不存在访问冲突，则将所述第二MEM接口信号通过对应的MEM输出接口输出至对应的存储器。
9.一种访问存储器的方法，其特征在于，所述方法基于上述权利要求1~8中任一项所述的装置实现，所述方法包括：
MEM输入接口接收请求访问存储器的第一MEM接口信号；
APB输入接口接收请求访问存储器的APB接口信号；
接口转换模块将所述APB接口信号转换为对应的第二MEM接口信号；
控制模块确定所述第一MEM接口信号与所述第二MEM接口信号是否存在访问冲突，若是，则根据预设的仲裁逻辑进行仲裁确定所述第一MEM接口信号与所述第二MEM接口信号的访问优先级，将访问优先级较高的一个MEM接口信号优先输出至存储器，将访问优先级较低的一个MEM接口信号送至缓存模块进行缓存。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
控制模块确定存储器是否完成对所述访问优先级较高的一个MEM接口信号的响应动作，若是，则缓存模块缓存的访问优先级较低的一个MEM接口信号输出至存储器。
11.根据权利要求9所述的方法，其特征在于，所述缓存模块包括与所述MEM输入接口对应的MEM寄存器以及与所述APB输入接口对应的APB寄存器，所述MEM寄存器用于缓存所述第一MEM接口信号，所述APB寄存器用于缓存所述第二MEM接口信号；
所述方法还包括：
当将所述第一MEM接口信号送至所述MEM寄存器进行缓存时，控制模块控制所述MEM输入接口暂停接收下一个MEM接口信号；以及，当将所述MEM寄存器缓存的第一MEM接口信号输出至存储器时，控制模块控制所述MEM输入接口启动接收下一个MEM接口信号；
当将所述第二MEM接口信号送至所述APB寄存器进行缓存时，控制模块控制所述接口转换模块暂停输出下一个MEM接口信号；以及，当将所述APB寄存器缓存的MEM接口信号输出至存储器时，控制模块控制所述接口转换模块启动输出下一个MEM接口信号。
12.根据权利要求9所述的方法，其特征在于，所述装置还包括APB输出接口和地址校验模块；
地址校验模块校验所述APB接口信号中的APB地址是否在可访问范围内，若是，则将所述APB接口信号送入所述接口转换模块，若否，则将所述APB接口信号通过APB输出接口输出。
13.根据权利要求9所述的方法，其特征在于，所述预设仲裁逻辑为采用RR轮询确定所述第一MEM接口信号和所述第二MEM接口信号的访问优先级，或者默认所述第一MEM接口信号的访问优先级较高，或者默认所述第二MEM接口信号的访问优先级较高。
14.根据权利要求9所述的方法，其特征在于，所述接口转换模块包括接收单元、输出单元、转换单元、地址缓存单元以及写数据缓存单元；
所述接口转换模块将所述APB接口信号转换为对应的第二MEM接口信号，具体包括：
接收单元顺序接收n个APB接口信号；该n个APB接口信号用于请求存储器进行写操作；
转换单元将所述n个APB接口信号转换为对应的一个MEM接口信号，该一个MEM接口信号包括写使能信号、写地址和待写数据；其中，n=存储器数据位宽/APB总线数据位宽；
写数据缓存单元缓存所述待写数据；
地址缓存单元缓存所述写地址；
输出单元输出转换得到的MEM接口信号。
15.根据权利要求14所述的方法，其特征在于，所述转换单元将所述n个APB接口信号转换为对应的一个MEM接口信号，具体包括：
每接收到一个APB接口信号，则获取该一个APB接口信号所包含的写地址和偏移地址，根据该偏移地址确定待写数据是否接收完毕，若是，则输出单元将写数据缓存单元缓存的所有待写数据、地址缓存单元缓存的写地址以及写使能信号输出，若否，则将该待写数据送入写数据缓存单元缓存，并继续等待接收下一个APB接口信号。
16.根据权利要求14所述的方法，其特征在于，所述接口转换模块还包括读数据缓存单元；
所述接口转换模块将所述APB接口信号转换为对应的第二MEM接口信号，具体还包括：
接收单元接收一个APB接口信号；该一个APB接口信号用于请求存储器进行读操作；
转换单元将该一个APB接口信号转换为对应的一个MEM接口信号；该一个MEM接口信号包括读使能信号和读地址；
接收单元接收存储器返回的读数据；
读数据缓存单元缓存所述存储器返回的读数据；
输出单元输出读数据缓存单元缓存的读数据；其中，输出单元每次输出APB总线数据位宽的读数据。
17.根据权利要求9~16中任一项所述的方法，其特征在于，所述装置包括至少两个MEM输入接口以及至少两个MEM输出接口，所述至少两个MEM输入接口、所述至少两个MEM输出接口与至少两个存储器之间一一对应；
所述方法具体包括：
若任一个MEM输入接口接收的一个MEM接口信号和所述第二MEM接口信号不存在访问冲突，则控制模块将该一个MEM接口信号通过与该任一个MEM输入接口对应的一个MEM输出接口输出至对应的一个存储器；
若所述第二MEM接口信号与通过MEM输入接口接收的其它MEM接口信号均不存在访问冲突，则控制模块将所述第二MEM接口信号通过对应的MEM输出接口输出至对应的存储器。
18.一种芯片，其特征在于，包括权利要求1~8中任一项所述的装置。
19.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时，实现如权利要求9～17中任一项所述的方法。
CN202311234650.8A 2023-09-25 2023-09-25 一种访问存储器的装置及其方法、芯片、存储介质 Active CN116974963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311234650.8A CN116974963B (zh) 2023-09-25 2023-09-25 一种访问存储器的装置及其方法、芯片、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311234650.8A CN116974963B (zh) 2023-09-25 2023-09-25 一种访问存储器的装置及其方法、芯片、存储介质

Publications (2)

Publication Number Publication Date
CN116974963A CN116974963A (zh) 2023-10-31
CN116974963B true CN116974963B (zh) 2023-12-15

Family

ID=88473469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311234650.8A Active CN116974963B (zh) 2023-09-25 2023-09-25 一种访问存储器的装置及其方法、芯片、存储介质

Country Status (1)

Country Link
CN (1) CN116974963B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901200A (zh) * 2010-08-11 2010-12-01 烽火通信科技股份有限公司 一种基于双AHB Master接口的片上DMA控制器实现方法
WO2016192217A1 (zh) * 2015-06-04 2016-12-08 深圳市中兴微电子技术有限公司 一种apb总线桥
WO2017177790A1 (zh) * 2016-04-12 2017-10-19 华为技术有限公司 一种用于访问内存的方法和装置
CN107924375A (zh) * 2016-07-15 2018-04-17 超威半导体公司 用于高速存储器接口的命令仲裁
CN110109847A (zh) * 2019-04-25 2019-08-09 深圳吉迪思电子科技有限公司 Apb总线多个主设备的仲裁方法、系统及存储介质
CN112100097A (zh) * 2020-11-17 2020-12-18 杭州长川科技股份有限公司 多测试通道优先级自适应仲裁方法和存储器访问控制器
CN112559399A (zh) * 2020-11-27 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种多axi接口的ddr控制器及其控制方法
JP2021174051A (ja) * 2020-04-20 2021-11-01 株式会社リコー インタフェース回路およびインタフェース回路の制御方法
CN115238642A (zh) * 2022-08-19 2022-10-25 山东云海国创云计算装备产业创新中心有限公司 一种基于FPGA的外设总线的crossbar设计系统和方法
WO2023066391A1 (zh) * 2021-10-22 2023-04-27 展讯半导体(成都)有限公司 一种内存控制器、物联网芯片及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140025852A1 (en) * 2012-07-19 2014-01-23 Lsi Corporation Configurable Response Generator for Varied Regions of System Address Space
CN111061663B (zh) * 2019-12-15 2021-03-26 苏州浪潮智能科技有限公司 一种数据传输方法、装置及相关组件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901200A (zh) * 2010-08-11 2010-12-01 烽火通信科技股份有限公司 一种基于双AHB Master接口的片上DMA控制器实现方法
WO2016192217A1 (zh) * 2015-06-04 2016-12-08 深圳市中兴微电子技术有限公司 一种apb总线桥
WO2017177790A1 (zh) * 2016-04-12 2017-10-19 华为技术有限公司 一种用于访问内存的方法和装置
CN107924375A (zh) * 2016-07-15 2018-04-17 超威半导体公司 用于高速存储器接口的命令仲裁
CN110109847A (zh) * 2019-04-25 2019-08-09 深圳吉迪思电子科技有限公司 Apb总线多个主设备的仲裁方法、系统及存储介质
JP2021174051A (ja) * 2020-04-20 2021-11-01 株式会社リコー インタフェース回路およびインタフェース回路の制御方法
CN112100097A (zh) * 2020-11-17 2020-12-18 杭州长川科技股份有限公司 多测试通道优先级自适应仲裁方法和存储器访问控制器
CN112559399A (zh) * 2020-11-27 2021-03-26 山东云海国创云计算装备产业创新中心有限公司 一种多axi接口的ddr控制器及其控制方法
WO2023066391A1 (zh) * 2021-10-22 2023-04-27 展讯半导体(成都)有限公司 一种内存控制器、物联网芯片及电子设备
CN115238642A (zh) * 2022-08-19 2022-10-25 山东云海国创云计算装备产业创新中心有限公司 一种基于FPGA的外设总线的crossbar设计系统和方法

Also Published As

Publication number Publication date
CN116974963A (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
US20050210221A1 (en) Microcomputer and microcomputer system
US20040107265A1 (en) Shared memory data transfer apparatus
CN110858188B (zh) 具有分布式信箱结构的多处理器系统及其沟通方法
CN108268414B (zh) 基于spi模式的sd卡驱动器及其控制方法
US7814257B2 (en) Data transfer apparatus and data transfer method
CN110941578B (zh) 一种具有dma功能的lio的设计方法及装置
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
CN112948293A (zh) 一种多用户接口的ddr仲裁器及ddr控制器芯片
CN116089343A (zh) 一种基于axi的数据存储方法、装置、存储介质及设备
CN101236741B (zh) 一种数据读写方法和装置
JP4001511B2 (ja) Ｉｃカード及びその制御方法
CN107783927B (zh) 用于连接axi接口和dma接口的电路转换系统及方法
JP2008015876A (ja) データアクセスシステム、データアクセス装置、データアクセス集積回路及びデータアクセス方法
CN116974963B (zh) 一种访问存储器的装置及其方法、芯片、存储介质
US7206904B2 (en) Method and system for buffering multiple requests from multiple devices to a memory
CN106776390A (zh) 多设备访问存储器的实现方法
WO2022199357A1 (zh) 数据处理方法及装置、电子设备、计算机可读存储介质
CN112559434B (zh) 一种多核处理器及核间数据转发方法
CN113220608A (zh) 一种NVMe命令处理器及其处理方法
KR20090128605A (ko) 버스트 전송이 가능한 프로세서간 통신 장치, 프로세서간통신 장치를 포함하는 시스템 및 프로세서간 통신 장치를구동하기 위한 디바이스 드라이버
KR20080072411A (ko) 듀얼 포트 메모리로의 액세스 권한 획득 처리 방법 및 이를위한 장치
CN118069570A (zh) 一种门铃式芯片访问系统、装置和方法
CN117762836A (zh) 加速单元、专用数据处理器、主机和读写信号传递方法
KR100214302B1 (ko) 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법
KR101192285B1 (ko) 통신시스템에서 모듈간 인터페이스 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant