JPH02230345A - 装置間通信・キャッシュ一致処理方式 - Google Patents
装置間通信・キャッシュ一致処理方式Info
- Publication number
- JPH02230345A JPH02230345A JP1051152A JP5115289A JPH02230345A JP H02230345 A JPH02230345 A JP H02230345A JP 1051152 A JP1051152 A JP 1051152A JP 5115289 A JP5115289 A JP 5115289A JP H02230345 A JPH02230345 A JP H02230345A
- Authority
- JP
- Japan
- Prior art keywords
- request
- inter
- processing
- cache
- device communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 82
- 238000004891 communication Methods 0.000 title claims abstract description 50
- 239000000872 buffer Substances 0.000 claims abstract description 39
- 230000015654 memory Effects 0.000 claims description 24
- 238000003672 processing method Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000012546 transfer Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は装置間通信キャッシュ一致処理方式に間し、特
に複数の処理装置に接続された装置間通信機能とキャッ
シュ一致処理機能とを有するシステム制御装置において
、その２つの機能を共通に制御する装置間通信・キャッ
シュ一致処理方式に関する． 〔従来の技術〕 従来、この種の装置間通信とキャッシュ一致を共用した
処理方式は第２図に示すようにシステム制御装置２０１
のリクエストを送出するバッファ２０２が高速な処理装
置２０４，２０５に対しても低速な処理装置２０６．２
０７に対しても共通であった． このシステム制御装置２０１は装置間通信又はキャッシ
ュ一致処理のリクエストを貯めるリクエスト送出待ちバ
ッファ２０２と、装置間通信又はキャッシュ一致処理の
リクエストを各処理装置へ送出するためのリクエスト送
出バッファ２０３とを有しており、このリクエスト送出
バツファ２０３はキャッシュメモリ２０８，２０９を持
つ高速処理装置２０４，２０５とキャッシュメモリを持
たない低速処理装置２０６，２０７とに接続されている
装置間通信又はキャッシュ一致処理のリクエストは、リ
クエスト送出待ちバッファ２０２から読み出されリクエ
スト送出バッファ２０３にセットされる．装置間通信の
場合にはそのリクエストは各処理装置２０４〜２０７に
送出される．またキャッシュ一致処理の場合はそのリク
エストはキャッシュメモリ２０８，２０９を持つ処理装
ＩＦ２０４，２０５だけに送出される．リクエストの転
送時間はキャッシュ一致処理はＩＴサイクルで装置間通
信は長いサイクルが必要である．このため、リクエスト
が連続した場合、第８図のタイムチャートで示すように
装置間通信があるとそのリクエストの転送が終了するま
で、キャッシュ一致処理のリクエストが待たされる． 〔発明が解決しようとする課題〕 上述した従来の装置間通信・キャッシュ一致処埋方式で
は要求を受ける処理装置の動作速度の違いによって、要
求の転送時間の長いもの、短かいものがあり、装置間通
信要求とキャツシュ一致処理要求の送出が連続すると、
要求送出のバ，ｙファが共通となっているため、その共
通バツファにつながっている全ての処理装置に装置間通
信要求が転送されるまで、次のキャッシュ一致処理要求
が送出できないという欠点があった。
に複数の処理装置に接続された装置間通信機能とキャッ
シュ一致処理機能とを有するシステム制御装置において
、その２つの機能を共通に制御する装置間通信・キャッ
シュ一致処理方式に関する． 〔従来の技術〕 従来、この種の装置間通信とキャッシュ一致を共用した
処理方式は第２図に示すようにシステム制御装置２０１
のリクエストを送出するバッファ２０２が高速な処理装
置２０４，２０５に対しても低速な処理装置２０６．２
０７に対しても共通であった． このシステム制御装置２０１は装置間通信又はキャッシ
ュ一致処理のリクエストを貯めるリクエスト送出待ちバ
ッファ２０２と、装置間通信又はキャッシュ一致処理の
リクエストを各処理装置へ送出するためのリクエスト送
出バッファ２０３とを有しており、このリクエスト送出
バツファ２０３はキャッシュメモリ２０８，２０９を持
つ高速処理装置２０４，２０５とキャッシュメモリを持
たない低速処理装置２０６，２０７とに接続されている
装置間通信又はキャッシュ一致処理のリクエストは、リ
クエスト送出待ちバッファ２０２から読み出されリクエ
スト送出バッファ２０３にセットされる．装置間通信の
場合にはそのリクエストは各処理装置２０４〜２０７に
送出される．またキャッシュ一致処理の場合はそのリク
エストはキャッシュメモリ２０８，２０９を持つ処理装
ＩＦ２０４，２０５だけに送出される．リクエストの転
送時間はキャッシュ一致処理はＩＴサイクルで装置間通
信は長いサイクルが必要である．このため、リクエスト
が連続した場合、第８図のタイムチャートで示すように
装置間通信があるとそのリクエストの転送が終了するま
で、キャッシュ一致処理のリクエストが待たされる． 〔発明が解決しようとする課題〕 上述した従来の装置間通信・キャッシュ一致処埋方式で
は要求を受ける処理装置の動作速度の違いによって、要
求の転送時間の長いもの、短かいものがあり、装置間通
信要求とキャツシュ一致処理要求の送出が連続すると、
要求送出のバ，ｙファが共通となっているため、その共
通バツファにつながっている全ての処理装置に装置間通
信要求が転送されるまで、次のキャッシュ一致処理要求
が送出できないという欠点があった。
本発明の装置間通信・キャッシュ一致処理方式は、装置
間通信リクエストとキャッシュ一致処理リクエストを共
通に保持する手段と、キャッシュ一致処理を必要とする
処理装１に対して、キャッシュ一致処理のための情報と
装置間通信のための情報を送出するためのバッファ手段
と装置間通信のための情報を送出するためのバッファ手
段とを有している． 〔実施例〕 次に、本発明について図面を参照して説明する． 第１図は本発明の一実施例を示す．第１図において、本
発明の一実施例はシステム制御装置１０１を有しており
、このシステム制御装置１０１は装置間通信又はキャッ
シュ一致処理のリクエストを貯めるリクエスト送出待ち
バッファ１０２と、このバッファに接続されるリクエス
ト送出バッファ１０３，１０４とを有している．リクエ
スト送出バッファ１０３はキャッシュメモリ１０９，１
１０を持つ高速処理装置１０５，１０６に接続されてお
り、リクエスト送出バッファ１０４はキャッシュメモリ
を持たない低速処理装置１０７，１０８に接続されてい
る．第３図は装置間通信が行われるシステムを示す．第
３図においてこのシステムは互に接続されるシステム制
御装置（ＳＣＵφ，１）３０１．３０２と、このシステ
ム制御装置に接続される主記憶装置（ＭＭＵ０．１）３
０３，３０４と、システム制御装置３０１に接続される
各処理装置３０５〜３０９と、システム制御装置３０２
に接続される各処理装置３１０〜３１４とから構成され
ている．装１間通信は、各処理同±３０５〜３１４の間
の通信で、例えば、各処理装置３０５〜３１４の中の１
つが装置間通信リクエストを発すると、そのリクエスト
は、その処理装置３０５〜３１４に接続されたシステム
制御装置３０１又は３０２に取り込まれ、このシステム
制御装置３０１とシステム制御装置３０２の間で転送さ
れ、全ての処理装置３０５〜３１４に転送される．各処
理装置３０５〜３１４で、装置間通信リクエストを受付
けるとそのりク．再ストが自装置あてのものと判断した
らそのリクエストの内容に従い、必要な処理を実行する
。
間通信リクエストとキャッシュ一致処理リクエストを共
通に保持する手段と、キャッシュ一致処理を必要とする
処理装１に対して、キャッシュ一致処理のための情報と
装置間通信のための情報を送出するためのバッファ手段
と装置間通信のための情報を送出するためのバッファ手
段とを有している． 〔実施例〕 次に、本発明について図面を参照して説明する． 第１図は本発明の一実施例を示す．第１図において、本
発明の一実施例はシステム制御装置１０１を有しており
、このシステム制御装置１０１は装置間通信又はキャッ
シュ一致処理のリクエストを貯めるリクエスト送出待ち
バッファ１０２と、このバッファに接続されるリクエス
ト送出バッファ１０３，１０４とを有している．リクエ
スト送出バッファ１０３はキャッシュメモリ１０９，１
１０を持つ高速処理装置１０５，１０６に接続されてお
り、リクエスト送出バッファ１０４はキャッシュメモリ
を持たない低速処理装置１０７，１０８に接続されてい
る．第３図は装置間通信が行われるシステムを示す．第
３図においてこのシステムは互に接続されるシステム制
御装置（ＳＣＵφ，１）３０１．３０２と、このシステ
ム制御装置に接続される主記憶装置（ＭＭＵ０．１）３
０３，３０４と、システム制御装置３０１に接続される
各処理装置３０５〜３０９と、システム制御装置３０２
に接続される各処理装置３１０〜３１４とから構成され
ている．装１間通信は、各処理同±３０５〜３１４の間
の通信で、例えば、各処理装置３０５〜３１４の中の１
つが装置間通信リクエストを発すると、そのリクエスト
は、その処理装置３０５〜３１４に接続されたシステム
制御装置３０１又は３０２に取り込まれ、このシステム
制御装置３０１とシステム制御装置３０２の間で転送さ
れ、全ての処理装置３０５〜３１４に転送される．各処
理装置３０５〜３１４で、装置間通信リクエストを受付
けるとそのりク．再ストが自装置あてのものと判断した
らそのリクエストの内容に従い、必要な処理を実行する
。
次に第４図はキャッシュ一致処理が行われるシステムを
示す．第４図において、システム制御装置（ＳＣＵ）４
０１は主記憶装置（ＭＭＵ）４０２と、キャッシュメモ
リ４０５，４０６を持つ処理装置４０３，４０４と、キ
ャッシュメモリを持たない処理装置４０７とに接続され
ている。処理装置４０７が主記憶装置４−２の内容を書
き変える時、同じアドレスの内容がキャッシュメモリ４
０５．４０６に在ったとするとキャッシュメモリ４０５
．４０６の内容が主記憶装置４０２と違ってしまい、デ
ータの最新性を失ってしまう。そこで主記憶装置４０２
で内容の変化があるとキャッシュメモリを持つ処理装置
４０３，４０４に通知して、同じ内容がキャッシュメモ
リ４０５，４０６に在る場合はその内容をクリアする．
この通知はキャッシュメモリを持たない処理装置には行
わない． 再び、第１図において装置間通信とキャッシュ一致処理
のリクエストの送出について説明する．リクエスト送出
待ちバッファ１０２から読み出されるリクエストが装置
間通信のリクエストならば、そのリクエストを両方のリ
クエスト送出バッファ１０３，１０４にセットして各処
理装置１０５〜１０８に送出する．（第５図） リクエストがキャッシュ一致処理のリクエストならばキ
ャッシュメモリを持つ高速処理装置１０５，１０６につ
ながっているリクエスト送出バッファ１０３だけにデー
タをセットしてキャッシュメモリを持つ高速処理装置１
０５，１０６に送出する．（第６図） 次に装置間通信のリクエストとキャッシュ一致処理のリ
クエストが連続した場合の動作について説明する．まず
、装置間通信リクエストがリクエスト送出バッファ１０
３，１０４にセットされて各処理装置１０５〜１０８に
送られる．ここで低速処理装置１０７，１０８はリクエ
ストの転送時間が高速処理装置よりも長いのでその間、
低速処理装置１ ０７，１０８につながるリクエスト送
出バッファ１０４にリクエストを長い時間ホールドする
．また高速処理装置１０５．１０６につながるリクエス
ト送出バッファ１０３のリクエストは、リクエストの転
送時間が短かいので、短かい時間だけホールドする。第
５図はその事を示したタイムチャートである． 次にキャッシュ一致処理リクエストが、リクエスト送出
待ちバッファ１０３から読み出されるとそのリクエスト
はキャッシュメモリを持つ高速処理装置１０５，１０６
だけに送出する．そのリクエストはリクエスト送出バッ
ファ１０３が装置間通信リクエストを転送してしまうの
ですぐにリクエスト送出バッファ１０３にセットされ、
転送される．第６図はその事を示したタイムチャートで
ある． 〔発明の効果〕 以上説明したように本発明は処理速度の違う処理装置に
よってリクエスト送出バッファを分けることにより、装
置間通信とキャッシュ一致処理のリクエストが連続した
場合に、全ての処理装置への装置間通信とリクエストの
転送が完了しなくてもキャッシュ一致処理リクエストを
転送することができる効果がある．
示す．第４図において、システム制御装置（ＳＣＵ）４
０１は主記憶装置（ＭＭＵ）４０２と、キャッシュメモ
リ４０５，４０６を持つ処理装置４０３，４０４と、キ
ャッシュメモリを持たない処理装置４０７とに接続され
ている。処理装置４０７が主記憶装置４−２の内容を書
き変える時、同じアドレスの内容がキャッシュメモリ４
０５．４０６に在ったとするとキャッシュメモリ４０５
．４０６の内容が主記憶装置４０２と違ってしまい、デ
ータの最新性を失ってしまう。そこで主記憶装置４０２
で内容の変化があるとキャッシュメモリを持つ処理装置
４０３，４０４に通知して、同じ内容がキャッシュメモ
リ４０５，４０６に在る場合はその内容をクリアする．
この通知はキャッシュメモリを持たない処理装置には行
わない． 再び、第１図において装置間通信とキャッシュ一致処理
のリクエストの送出について説明する．リクエスト送出
待ちバッファ１０２から読み出されるリクエストが装置
間通信のリクエストならば、そのリクエストを両方のリ
クエスト送出バッファ１０３，１０４にセットして各処
理装置１０５〜１０８に送出する．（第５図） リクエストがキャッシュ一致処理のリクエストならばキ
ャッシュメモリを持つ高速処理装置１０５，１０６につ
ながっているリクエスト送出バッファ１０３だけにデー
タをセットしてキャッシュメモリを持つ高速処理装置１
０５，１０６に送出する．（第６図） 次に装置間通信のリクエストとキャッシュ一致処理のリ
クエストが連続した場合の動作について説明する．まず
、装置間通信リクエストがリクエスト送出バッファ１０
３，１０４にセットされて各処理装置１０５〜１０８に
送られる．ここで低速処理装置１０７，１０８はリクエ
ストの転送時間が高速処理装置よりも長いのでその間、
低速処理装置１ ０７，１０８につながるリクエスト送
出バッファ１０４にリクエストを長い時間ホールドする
．また高速処理装置１０５．１０６につながるリクエス
ト送出バッファ１０３のリクエストは、リクエストの転
送時間が短かいので、短かい時間だけホールドする。第
５図はその事を示したタイムチャートである． 次にキャッシュ一致処理リクエストが、リクエスト送出
待ちバッファ１０３から読み出されるとそのリクエスト
はキャッシュメモリを持つ高速処理装置１０５，１０６
だけに送出する．そのリクエストはリクエスト送出バッ
ファ１０３が装置間通信リクエストを転送してしまうの
ですぐにリクエスト送出バッファ１０３にセットされ、
転送される．第６図はその事を示したタイムチャートで
ある． 〔発明の効果〕 以上説明したように本発明は処理速度の違う処理装置に
よってリクエスト送出バッファを分けることにより、装
置間通信とキャッシュ一致処理のリクエストが連続した
場合に、全ての処理装置への装置間通信とリクエストの
転送が完了しなくてもキャッシュ一致処理リクエストを
転送することができる効果がある．
第１図は本発明の一実施例である装置間通信・キャッシ
ュ一致処理方式を示す図、第２図は従来の装置間通信・
キャッシュ一致処理方式を示す図、第３図は装置間通信
が行われるシステムを示す図、第４図はキャッシュ一致
処理が行われるシステムを示す図、第５図は装置間通信
リクエスト送出のタイムチャートを示す図、第６図はキ
ャッシュ一致処理リクエスト送出のタイムチャートを示
す図、第７図は装置間通信とキャッシュ一致処理のリク
エストが連続した場合のタイムチャートを示す図、第８
図は従来の方式で装置間通信とキャッシュ一致処理のリ
クエストが連続したタイムチャートを示す図である． １０１・・・システム制御装置、１０２・・・リクエス
ト送出待ちバッファ、１０３，１０４・・・リクエスト
送出バッファ、１０５，１０６・・・キャッシュメモリ
を持つ高速処理装置、１０７，１０８・・・低速処理装
置、１０９．１１０・・・キャッシュメモリ、２０１・
・・従来のシステム制御装置、２０２・・・リクエスト
送出待ちバッファ、２０３・・・リクエスト送出バッフ
ァ、２０４，２０５・・・キャッシュメモリを持つ高速
処理装置、２０６，２０７・・・低速処理装置、２０８
．２０９・・・キャッシュメモリ、３０１，３０２・・
・システム制御装置、３０３，３０４・・・主記憶装置
、３０５〜３１４・・・処理装置、４０１・・・システ
ム制御装置、４０２・・・主記憶装置、０３， ４０４・・・キャッシュメモリを持つ処理装置、 ４０ ５， ０６・・・キャッシュメモリ、 ・・・キャッシュメモリを持たない処理装置。
ュ一致処理方式を示す図、第２図は従来の装置間通信・
キャッシュ一致処理方式を示す図、第３図は装置間通信
が行われるシステムを示す図、第４図はキャッシュ一致
処理が行われるシステムを示す図、第５図は装置間通信
リクエスト送出のタイムチャートを示す図、第６図はキ
ャッシュ一致処理リクエスト送出のタイムチャートを示
す図、第７図は装置間通信とキャッシュ一致処理のリク
エストが連続した場合のタイムチャートを示す図、第８
図は従来の方式で装置間通信とキャッシュ一致処理のリ
クエストが連続したタイムチャートを示す図である． １０１・・・システム制御装置、１０２・・・リクエス
ト送出待ちバッファ、１０３，１０４・・・リクエスト
送出バッファ、１０５，１０６・・・キャッシュメモリ
を持つ高速処理装置、１０７，１０８・・・低速処理装
置、１０９．１１０・・・キャッシュメモリ、２０１・
・・従来のシステム制御装置、２０２・・・リクエスト
送出待ちバッファ、２０３・・・リクエスト送出バッフ
ァ、２０４，２０５・・・キャッシュメモリを持つ高速
処理装置、２０６，２０７・・・低速処理装置、２０８
．２０９・・・キャッシュメモリ、３０１，３０２・・
・システム制御装置、３０３，３０４・・・主記憶装置
、３０５〜３１４・・・処理装置、４０１・・・システ
ム制御装置、４０２・・・主記憶装置、０３， ４０４・・・キャッシュメモリを持つ処理装置、 ４０ ５， ０６・・・キャッシュメモリ、 ・・・キャッシュメモリを持たない処理装置。
Claims (1)
- 複数の処理装置に接続されて処理装置間の通信を行なう
装置間通信手段と、キャッシュメモリを持つ処理装置へ
のキャッシュ一致処理のための情報を送出する手段と、
装置間通信とキャッシュ一致処理を共用して制御する手
段とを有するシステム制御装置において、装置間通信リ
クエストとキャッシュ一致処理リクエストを共通に保持
する手段と、キャッシュ一致処理を必要とする処理装置
に対して、キャッシュ一致処理のための情報の装置間通
信のための情報を送出するためのバッファ手段と、装置
間通信を必要とする処理装置に対して装置間通信のため
の情報を送出するためのバッファ手段とを有することを
特徴とする装置間通信・キャッシュ一致処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051152A JP3016788B2 (ja) | 1989-03-02 | 1989-03-02 | 装置間通信・キャッシュ一致処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1051152A JP3016788B2 (ja) | 1989-03-02 | 1989-03-02 | 装置間通信・キャッシュ一致処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02230345A true JPH02230345A (ja) | 1990-09-12 |
| JP3016788B2 JP3016788B2 (ja) | 2000-03-06 |
Family
ID=12878848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1051152A Expired - Lifetime JP3016788B2 (ja) | 1989-03-02 | 1989-03-02 | 装置間通信・キャッシュ一致処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016788B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06282528A (ja) * | 1993-01-29 | 1994-10-07 | Internatl Business Mach Corp <Ibm> | データ転送方法及びそのシステム |
| JPH0816477A (ja) * | 1994-06-29 | 1996-01-19 | Kofu Nippon Denki Kk | マルチプロセッサシステム |
| WO2007097018A1 (ja) * | 2006-02-27 | 2007-08-30 | Fujitsu Limited | データ制御装置、データ制御方法およびデータ制御プログラム |
-
1989
- 1989-03-02 JP JP1051152A patent/JP3016788B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06282528A (ja) * | 1993-01-29 | 1994-10-07 | Internatl Business Mach Corp <Ibm> | データ転送方法及びそのシステム |
| JPH0816477A (ja) * | 1994-06-29 | 1996-01-19 | Kofu Nippon Denki Kk | マルチプロセッサシステム |
| WO2007097018A1 (ja) * | 2006-02-27 | 2007-08-30 | Fujitsu Limited | データ制御装置、データ制御方法およびデータ制御プログラム |
| US8171243B2 (en) | 2006-02-27 | 2012-05-01 | Fujitsu Limited | Data control apparatus, data control method, and data control program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3016788B2 (ja) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6792488B2 (en) | Communication between processors | |
| US5930483A (en) | Method and apparatus for communications control on a small computer system interface | |
| US6061748A (en) | Method and apparatus for moving data packets between networks while minimizing CPU intervention using a multi-bus architecture having DMA bus | |
| JPH02230345A (ja) | 装置間通信・キャッシュ一致処理方式 | |
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH09224066A (ja) | 通信プロトコル並列処理装置 | |
| JPH02114294A (ja) | グラフィックディスプレイ装置 | |
| JPH02123453A (ja) | ネットワーク・システムのデータ転送方式 | |
| JPH0310354A (ja) | データ転送制御システム | |
| JPH04274524A (ja) | プロセス間通信制御方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0235541A (ja) | 主記憶装置の制御方式 | |
| JP2001144817A (ja) | データ通信システム | |
| JPH01163861A (ja) | 通信制御装置 | |
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPH0247739A (ja) | 主記憶装置の制御方式 | |
| JPH06149725A (ja) | プロセッサ応用装置 | |
| JPH02155059A (ja) | データ転送方式 | |
| JPS63271566A (ja) | デ−タ通信装置 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH01234962A (ja) | バス制御方式 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPH02105244A (ja) | データ送信装置および受信装置 |