JPH01163861A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信制御装置に関し、特に高速度で主プロセ
ッサとの間のデータ転送が可能な通信制御装置に関する
ものである。

〔従来の技術〕

従来の通信制御装置としては、例えば特開昭５８−４９
５９２０号公報に示されているように、中央処理装置内
の主プロセッサと通信制御装置内の補助プロセッサから
なるマルチプロセッサ構成のものが知られている。マル
チプロセッサ構成で機能が分散されるため、主プロセッ
サの負荷が大幅に減っている。この場合、補助プロセッ
サに対するコマンドとメツセージはそれぞれ別の経路を
介して主プロセッサから伝達されているが、データにつ
いては、主プロセッサが外部メモリに−時格納した後、
それを他のプロセッサがコマンドの伝達によって取り出
す方法を用いている。その結果、時間的にはシリアルな
動作となるため、通信速度を上げても思うように速くな
らず、通信レスポンス性能に関してはかえって遅くなっ
ていた。

その原因としては、補助プロセッサで送受信処理を行い
、受信したデータに対して補助プロセッサが有効なメツ
セージと判定した場合にのみ、主プロセッサにデータを
転送しているためである。

この処理のために、受信動作の時間と主プロセッサへの
データ転送時間がシリアル処理となってしまい、通信速
度を上げても通信レスポンス性能は少しも向上しなかっ
た。

〔発明が解決しようとする問題点〕

前述のように、従来の分散型プロセッサによる通信制御
装置では、通信速度が低い場合には、補助プロセッサと
主プロセッサとの間の転送時間は無視できる値であるた
め、プロセッサ間での負荷分散による格段の効果が期待
できる。しかし、通信速度が高速化するに伴って、プロ
セッサ間の転送時間が無視できなくなり、転送時間の遅
れが性能低下を招く結果、負荷分散の効果はなくなる。

高速な通信回線を利用したシステムにおいても。

期待したほどには性能が上がらないという問題があった
。

本発明の目的は、このような従来の問題を解決し、プロ
セッサ間の転送時間を無視できるようにして、通信シス
テムのレスポンス性能を上げることが可能な通信制御装
置を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため１本発明の通信制御装置は、通
信制御装置内に、通信回線を介して相手システムから受
信したメツセージおよび制御コードを、全て通信制御装
置内メモリと中央処理装置側主メモリに同時併行して転
送するデータ同時転送回路と、通信制御装置内メモリお
よび中央処理装置側主メモリのデータ格納エリアアドレ
スを指定するポインタレジスタとを備えるとともに、補
助プロセッサと主プロセッサとの間に通知用の信号線を
具備し、初期設定された上記ポインタレジスタが指示す
る両メモリのエリアに受信データを転送した後、補助プ
ロセッサは通信制御装置内メモリの内容をチェックして
、受信データが有効であることを上記信号線を介して主
プロセッサに通知することにより、主プロセッサにデー
タ処理を開始させることに特徴がある。

〔作　　用〕

本発明においては、プロセッサ間の転送時間を通信に要
する時間内に含めることにより、これを無視できるよう
にする。すなわち１通信回線から通信制御装置へ、通信
制御装置から中央処理装置へとシリアルに転送すること
なく、通信回線から通信制御装置と中央処理装置の両方
にパラレルに転送するのである。

一般的に、中央処理装置内の主プロセッサと通信制御装
置内の補助プロセッサとで処理を行う場合、主プロセッ
サは補助プロセッサに対して、メモリ内のどのエリアが
補助プロセッサからのデータ転送エリアとして使用され
ているかを、補助プロセッサに対するコマンドにより予
め通知しておく。そして、そのエリアは、補助プロセッ
サからの通知がない限り、主プロセッサはその内容に関
して全くタッチしない。従って１通信システムでこのよ
うな構成を採用している場合には１通信制御装置からは
有効なメツセージだけでなく、伝送制御文字（ＡＣＫ、
ＮＡＫ等）を転送しても、通信時にこれらの伝送制御文
字が削除されてさえあれば、主プロセッサの処理には何
等問題がない。

通信制御装置が、通信回線からデータを受信すると同時
に、自装置内のメモリと中央処理装置内のメモリとに、
そのデータを転送する場合、−船釣には、プロセッサ間
の転送時間は受信動作に要する時間よりも短いため、受
信時間に遅れを生じさせることはない。

また、同一データを中央処理装置内のメモリと通信制御
装置内のメモリの両方に格納しておくことにより、補助
プロセッサは通信制御装置内のメモリのチェックのみを
行って、主プロセッサにはその結果だけを通知すれば、
データの転送等の時間が不要となる。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示す通信制御装置と周辺
の構成図であり、第２図は、第１図におけるデータ転送
時間を従来と比較して示したタイムチャートである。な
お、第２図の例では、通信制御手順として、相互起動方
式のベーシック手順を用いている。

第１図において、１が本発明の通信制御装置、２が通信
制御装置１を制御するとともに、種々の処理を行う中央
処理装置、３は中央処理装置２内の主プロセッサ、４は
中央処理装置２内のメモリ、５は通信制御装置１内の補
助プロセッサ、６は通信制御装置ｌ内のメモリ、７は通
信回線、８ａ。

８ｂはそれぞれ中央処理装置２のメモリおよび通信制御
装置１のメモリ内にそれぞれ定められた転送用エリアを
指定するためのデータ格納エリア・ポインタレジスタ、
９は通信制御装置１内のメモリと中央処理装置２内のメ
モリの両方に同一データを転送するためのデータ同期転
送回路である。

第１図では、データ格納エリア・ポインタレジスタ８と
データ同時転送回路９とが新たに設けられる。

受信に先立って、主プロセッサ３は、補助プロセッサ５
に対して中央処理装置内メモリ４のエリアを割り当てる
。そして、予め補助プロセッサ５に対しコマンドで通知
しておく。

通信制御装置１は、通信回線７を介して相手システムか
らＥＮＱコード（相手方に応答を求めるコード）を受信
すると、データ同期転送回路９は、通信制御装置内メモ
リ６と中央処理装置内メモリ４に対して同時に転送する
。その際に、データ格納エリア・ポインタレジスタ８ａ
により通信制御装置内メモリ６の転送用エリアの先頭ア
ドレスを付加するとともに、データ格納エリア・ポイン
タレジスタ８ｂにより中央処理装置内メモリ４の転送用
エリアの先頭アドレスを付加して、それぞれデータを転
送する。次に、補助プロセッサ５は、通信制御装置内メ
モリ６に格納された内容をチェックして、いま受信され
たコードがＥＮＱであることを判定すると１通信回線７
にＡＣＫコード（肯定）を返送すると同時に、中央処理
装置内メモリ４および通信制御装置内メモリ６のデータ
転送ポインタを初期設定する。すなわち、データ格納エ
リア・ポインタレジスタ８ａ、８ｂに設定されている転
送エリアの先頭アドレスを、定められたエリアの先頭ア
ドレスに設定する。

ＡＣＫコードの返送に引き続いて、通信回線７を介して
５ＴＸ−ＥＴＸのメツセージが受信されると、再びデー
タ同時転送回路９は、受信データを通信制御装置内メモ
リ６と中央処理装置内メモリ４に同時転送する。この際
に、転送されるエリアは、補助プロセッサ５によってＡ
ＣＫの返送時にポインタが初期設定されているので、各
エリアの先頭からデータが格納され、前に受信されたＥ
ＮＱコードは削除される。

順次、データが受信される度ごとに、補助プロセッサ５
は通信制御装置内メモリ６の内容をチェックし、有効メ
ツセージであることを判定して。

主プロセッサ３に通知する。この通知は、別個の直通信
号線を介して送られる。通知を受けた主プロセッサ３は
、中央処理装置内メモリ４には既にメツセージが格納さ
れているため、必要な処理を直ちに実行し、直通信号線
を介して応答の送信を補助プロセッサ５に要求する。補
助プロセッサ５は、通信回線７に対してＡＣＫコードを
応答するとともに、再びポインタレジスタ８ａ、８ｂの
ポインタを初期設定する。このようにして、転送時間を
通信時間に含めることができるので、転送時間は大幅に
短縮される。

第２図において、従来との時間比較を行うと、本発明の
効果が明らかとなる。第２図で、実線矢印は本発明のシ
ーケンス、破線矢印は従来のシーケンスである。

相手システムから最初にＥＮＱを受信したときには１通
信制御装置内メモリ６と同時に中央処理装置内の主メモ
リ４にも転送され、補助プロセッサ５によりＡＣＫが相
手システムに返送される。

この処理は、実線と破線が重複して示されているように
、本発明と従来のシーケンスは同一である。

次に、５ＴＸ−ＥＴＸのメツセージが送られてくると、
従来では、破線で示すように、先ず通信制御装置内メモ
リ６に格納してから、それを読み出して中央処理装置内
メモリに転送し、補助プロセッサ５から主プロセッサ３
に有効メツセージであることを通知することにより、主
プロセッサ３が処理した結果、補助プロセッサ５にＡＣ
Ｋの返送を要求する。これにより、補助プロセッサ５は
相手システムにＡＣＫコードを返送する（１１は従来の
通信回線への応答）。これに対して、本発明では、５Ｔ
Ｘ−ＥＴＸのメツセージを実線で示すように通信制御装
置内メモリ６と中央処理装置内メモリ４の両方に同時に
転送するので、主プロセッサ３の処理がその分だけ早く
でき、主プロセッサ３から補助プロセッサ５に対しＡＣ
Ｋ返送要求も早く行われ、補助プロセッサ５から相手シ
ステムにＡＣＫが送出される（１０は本発明の通信回線
への応答）。

両メモリへの同時転送による時間短縮の分が、ＡＣＫ返
送時点の１０と１１の時間差となって現われるため、本
発明は従来より高速処理が可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、相手システムか
らの受信データを通信制御装置内メモリと中央処理装置
内メモリの両方に同時に転送できるので、通信制御装置
内メモリから中央処理装置内メモリへの転送時間が無視
でき、その結果、通信システムのレスポンス性能を向上
させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す通信制御装置と中央処
理装置とのブロック構成図、第２図は第１図におけるデ
ータ転送時間の従来との比較によるタイムチャートであ
る。 に通信制御装置、２：中央処理装置、３：主プロセッサ
、４：中央処理装置内メモリ、５：補助プロセッサ、６
：通信制御装置内メモリ、７：通信回線、８ａ、８ｂ：
データ格納エリア・ポインタレジスタ、９：データ同時
転送回路、１０゜１１：従来と本発明における通信回線
への応答時点。

Claims (1)

【特許請求の範囲】
1. １、中央処理装置内の主プロセッサと通信制御装置内の
   補助プロセッサとでマルチプロセッサ・システムを構成
   する計算機システムにおいて、通信制御装置内に、通信
   回線を介して相手システムから受信したメッセージおよ
   び制御コードを、全て通信制御装置内メモリと中央処理
   装置側主メモリに同時併行して転送するデータ同時転送
   回路と、通信制御装置内メモリおよび中央処理装置側主
   メモリのデータ格納エリアアドレスを指定するポインタ
   レジスタとを備えるとともに、補助プロセッサと主プロ
   セッサとの間に通知用の信号線を具備し、初期設定され
   た上記ポインタレジスタが指示する両メモリのエリアに
   受信データを転送した後、補助プロセッサは通信制御装
   置内メモリの内容をチェックして、受信データが有効で
   あることを上記信号線を介して主プロセッサに通知する
   ことにより、主プロセッサにデータ処理を開始させるこ
   とを特徴とする通信制御装置。